在激光測(cè)距系統(tǒng)中，微弱回波信號(hào)的檢測(cè)處理一直是一個(gè)難題。本文主要討論了激光測(cè)距接收系統(tǒng)的實(shí)現(xiàn)方法，這種測(cè)距方法既適用于短距離的測(cè)量又適用于長(zhǎng)距離的測(cè)量。首先介紹了脈沖式激光測(cè)距的原理，在此原理的基礎(chǔ)上，結(jié)合FPGA的高速信號(hào)處理能力，設(shè)計(jì)了高精度激光測(cè)距接收系統(tǒng)，并設(shè)計(jì)了回波信號(hào)接收與計(jì)數(shù)電路模塊。
標(biāo)簽： FPGA 激光測(cè)距 回波信號(hào) 高速采集
上傳時(shí)間： 2013-10-19
上傳用戶：dxxx
根據(jù)在線心電信號(hào)自動(dòng)分析系統(tǒng)的實(shí)時(shí)性要求，提出了一種基于現(xiàn)場(chǎng)可編程門陣列的QRS波檢測(cè)解決方案和硬件結(jié)構(gòu)。該方案采用離散小波變換（DWT）算法結(jié)合閾值檢測(cè)算法進(jìn)行特征點(diǎn)提取，克服了傳統(tǒng)算法受噪聲、基漂、雜波等影響的缺點(diǎn)，邏輯簡(jiǎn)單，適合硬件實(shí)現(xiàn)。
標(biāo)簽： FPGA QRS 檢測(cè)系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2014-12-28
上傳用戶：13788529953
為了滿足超聲波探傷檢測(cè)的實(shí)時(shí)性需求，通過(guò)研究超聲波探傷的工作原理，提出了基于FPGA芯片的實(shí)時(shí)信號(hào)處理系統(tǒng)實(shí)現(xiàn)方案及硬件結(jié)構(gòu)設(shè)計(jì)，并根據(jù)FPGA邏輯結(jié)構(gòu)模型實(shí)現(xiàn)了軟件系統(tǒng)的模塊化設(shè)計(jì)。根據(jù)實(shí)驗(yàn)測(cè)試及統(tǒng)計(jì)數(shù)據(jù)得出，基于FPGA芯片的信號(hào)處理系統(tǒng)提高了探傷檢測(cè)的準(zhǔn)確性與穩(wěn)定性，滿足了探傷過(guò)程中B超顯示的實(shí)時(shí)性要求。
上傳時(shí)間： 2013-10-11
上傳用戶：909000580
隨著科學(xué)技術(shù)的飛速發(fā)展，電子測(cè)量技術(shù)被廣泛應(yīng)用在電子、機(jī)械、醫(yī)療、測(cè)控及航天等各個(gè)領(lǐng)域，而電子測(cè)量技術(shù)要用到各種形式的高質(zhì)量信號(hào)源，因此任意波形發(fā)生器的研制就具有非常重要的現(xiàn)實(shí)意義。 本文便是基于DDS(DirectDigitalSynthesis)技術(shù)進(jìn)行任意波形發(fā)生器研制的。要求可以產(chǎn)生正弦波、方波、三角波與鋸齒波等常規(guī)波形，而且能夠產(chǎn)生任意波形，從而滿足研究的需要。具體工作如下： (一)介紹國(guó)內(nèi)外關(guān)于任意波形發(fā)生器研究的發(fā)展情況，闡述頻率合成技術(shù)的各種方式與技術(shù)對(duì)比情況，并選定直接數(shù)字頻率合成技術(shù)進(jìn)行研制。 (二)介紹系統(tǒng)的硬件設(shè)計(jì)構(gòu)成與功能實(shí)現(xiàn)，并對(duì)系統(tǒng)部件進(jìn)行逐一細(xì)述。選用單片機(jī)作為控制模塊，使用FPGA實(shí)現(xiàn)DDS功能作為技術(shù)核心，并對(duì)外圍電路的設(shè)計(jì)與接口技術(shù)進(jìn)行分析。 (三)講述DDS的工作原理、工作特點(diǎn)與技術(shù)指標(biāo)，并基于FPGA芯片EP1C3T144C8進(jìn)行設(shè)計(jì)，通過(guò)使用相位累加器與波形ROM等模塊，實(shí)現(xiàn)DDS功能。同時(shí)輔以使能模塊與行列式鍵盤，實(shí)現(xiàn)各種波形的靈活輸出。 (四)給出系統(tǒng)產(chǎn)生的測(cè)試數(shù)據(jù)，并對(duì)影響頻譜純度的雜散與噪聲產(chǎn)生的原因進(jìn)行分析。
標(biāo)簽： FPGA 任意波形發(fā)生器
上傳時(shí)間： 2013-04-24
上傳用戶：diets
軟件無(wú)線電(Software Radio)具有高度靈活性、開(kāi)放性，很容易實(shí)現(xiàn)與現(xiàn)有和未來(lái)多種電臺(tái)的兼容，能最大限度的滿足了互聯(lián)互通的要求。而基于多相濾波器組的信道化軟件無(wú)線電接收技術(shù)以其固有的全概率接收、降采樣速率以及其大幅提高運(yùn)算速率的能力越來(lái)越受到重視。本文主要研究了基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的軟件無(wú)線電信道化中頻接收技術(shù)設(shè)計(jì)與實(shí)現(xiàn)。 首先介紹了軟件無(wú)線電的基本概念以及其發(fā)展?fàn)顩r，深入討論了軟件無(wú)線電的基本理論，主要介紹了設(shè)計(jì)中所用到的帶通采樣技術(shù)、信號(hào)的抽取技術(shù)與多相濾波技術(shù)。 然后簡(jiǎn)要介紹了信道化中頻接收機(jī)的射頻(Radio Frequency，RF)前端接收技術(shù)，設(shè)置寬中頻超外差接收機(jī)射頻前端的設(shè)計(jì)指標(biāo)，給出了改進(jìn)的實(shí)信號(hào)濾波器組低通型實(shí)現(xiàn)結(jié)構(gòu)，并依此推導(dǎo)和建立了實(shí)信號(hào)多相濾波器組信道化中頻接收機(jī)的數(shù)學(xué)模型。 最后基于EP1S80開(kāi)發(fā)平臺(tái)實(shí)現(xiàn)了實(shí)信號(hào)多相濾波器組信道化的中頻接收機(jī)。給出了多相濾波器、抽取運(yùn)算、FFT運(yùn)算、信道劃分以及復(fù)乘運(yùn)算的設(shè)計(jì)方案。仿真結(jié)果表明，該接收機(jī)能夠?qū)崿F(xiàn)對(duì)中頻信號(hào)的正確接收，驗(yàn)證了系統(tǒng)設(shè)計(jì)的可行性。
上傳時(shí)間： 2013-05-24
上傳用戶：wyaqy
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問(wèn)題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問(wèn)題，如果實(shí)現(xiàn)PID軟算法的微處理器因?yàn)閺?qiáng)干擾或其他原因而出現(xiàn)故障，會(huì)引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個(gè)問(wèn)題。因此，利用FPGA開(kāi)發(fā)技術(shù)，實(shí)現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場(chǎng)合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點(diǎn)，總結(jié)FPGA設(shè)計(jì)技術(shù)及開(kāi)發(fā)流程，指出實(shí)現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計(jì)，降低設(shè)計(jì)難度，是擴(kuò)展設(shè)計(jì)功能、提高芯片性能和產(chǎn)品性價(jià)比的關(guān)鍵。控制系統(tǒng)由四個(gè)模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機(jī)接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計(jì)結(jié)構(gòu)類型和特點(diǎn)的基礎(chǔ)上，提出一種基于FPGA改進(jìn)型并行結(jié)構(gòu)的PID溫度控制器設(shè)計(jì)方法。在PID算法與FPGA的運(yùn)算器邏輯映像過(guò)程中，采用將補(bǔ)碼的加法器代替減法器設(shè)計(jì)，增加整數(shù)運(yùn)算結(jié)果的位擴(kuò)展處理，進(jìn)行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運(yùn)算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語(yǔ)言相結(jié)合設(shè)計(jì)實(shí)現(xiàn)了PID控制器，用Modelsim仿真驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，用Synplify Pro進(jìn)行電路綜合，在Quaitus Ⅱ軟件中實(shí)現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計(jì)完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對(duì)象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實(shí)驗(yàn)結(jié)果表明，達(dá)到無(wú)超調(diào)的穩(wěn)定控制要求，為降低FPGA實(shí)現(xiàn)PID控制器的設(shè)計(jì)難度提供了有效的方法。
上傳時(shí)間： 2013-06-13
上傳用戶：15071087253
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域，目前，常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點(diǎn)而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究，DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號(hào)通過(guò)D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過(guò)高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括以下三個(gè)部分：相位累加器可以時(shí)鐘的控制下完成相位的累加；相位一幅度碼轉(zhuǎn)換電路一般由ROM實(shí)現(xiàn)；D/A轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來(lái)實(shí)現(xiàn)一個(gè)DDS系統(tǒng)，該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實(shí)現(xiàn)的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實(shí)現(xiàn)DDS技術(shù)的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎(chǔ)知識(shí)如結(jié)構(gòu)特點(diǎn)、開(kāi)發(fā)流程、使用工具等；隨后介紹了利用FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點(diǎn)介紹DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了部分VHDL源程序。采用該方法設(shè)計(jì)的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價(jià)比，電路結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)；接著對(duì)輸出信號(hào)頻譜進(jìn)行了分析，特別是對(duì)信號(hào)的相位截?cái)嗾`差和幅度量化誤差進(jìn)行了詳細(xì)的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實(shí)物照片和測(cè)試結(jié)果，并對(duì)此作了一定的分析。
上傳時(shí)間： 2013-07-05
上傳用戶：suxuan110425
目前電力系統(tǒng)正朝著設(shè)備數(shù)字化和網(wǎng)絡(luò)互聯(lián)化的方向發(fā)展，電力系統(tǒng)的行為也將會(huì)越來(lái)越復(fù)雜。作為電網(wǎng)故障分析必不可少的故障錄波器，電網(wǎng)的日趨復(fù)雜化對(duì)其性能提出了更高的要求。FPGA技術(shù)和嵌入式系統(tǒng)的發(fā)展為故障錄波器的性能改善提供了必要條件。 本文首先提出了一種基于以上技術(shù)的高性能分布式輸電線路故障錄波器的實(shí)現(xiàn)方案，簡(jiǎn)要分析了其軟硬件結(jié)構(gòu)和功能；接著針對(duì)故障錄波裝置中數(shù)據(jù)采集的高精度、高速度問(wèn)題，提出了基于FPGA和AD7656的數(shù)據(jù)采集單元的設(shè)計(jì)方案；針對(duì)大容量故障數(shù)據(jù)的存儲(chǔ)問(wèn)題，設(shè)計(jì)了在內(nèi)嵌PowerPC微處理器的FPGA上實(shí)現(xiàn)SDRAM控制器的方案，并運(yùn)用modelsim6.0仿真工具對(duì)設(shè)計(jì)的SDRAM控制器進(jìn)行了仿真；研究了在內(nèi)嵌PowerPC微處理器上構(gòu)建嵌入式系統(tǒng)的問(wèn)題；最后討論了行波測(cè)距算法在輸電線路故障錄波器中應(yīng)用的相關(guān)問(wèn)題。
上傳時(shí)間： 2013-07-17
上傳用戶：asddsd
如今電力電子電路的控制旨在實(shí)現(xiàn)高頻開(kāi)關(guān)的計(jì)算機(jī)控制，并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場(chǎng)可編程門陣列器件(Field Programmable Gate Arrays)是近年來(lái)嶄露頭角的一類新型集成電路，它具有簡(jiǎn)潔、經(jīng)濟(jì)、高速度、低功耗等優(yōu)勢(shì)，又具有全集成化、適用性強(qiáng)，便于開(kāi)發(fā)和維護(hù)(升級(jí))等顯著優(yōu)點(diǎn)。與單片機(jī)和DSP相比，F(xiàn)PGA的頻率更高、速度更快，這些特點(diǎn)順應(yīng)了電力電子電路的日趨高頻化和復(fù)雜化發(fā)展的需要。因此，在越來(lái)越多的領(lǐng)域中FPGA得到了日益廣泛的發(fā)展和應(yīng)用。 本文提出了一種采用現(xiàn)場(chǎng)可編程門陣列(FPGA)器件實(shí)現(xiàn)數(shù)字化變頻調(diào)速控制系統(tǒng)的設(shè)計(jì)方案。該系統(tǒng)能產(chǎn)生三相六路正弦脈寬調(diào)制（SPWM）波形；調(diào)制頻率范圍為0～4KHZ，分7級(jí)控制；16位的速度控制分辨率；載波頻率分8級(jí)控制，最高可達(dá)24KHZ；系統(tǒng)接口兼容Intel系列和Motorola系列單片機(jī)；該系統(tǒng)控制簡(jiǎn)單、精確，易修改，可現(xiàn)場(chǎng)編程；同時(shí)具有脈沖延時(shí)小、最小脈沖刪除、過(guò)壓和過(guò)流保護(hù)功能等特點(diǎn)，可應(yīng)用于PWM變頻調(diào)速系統(tǒng)的全數(shù)字化控制。文中對(duì)方案的實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述，主要包括系統(tǒng)設(shè)計(jì)的理論分析，系統(tǒng)結(jié)構(gòu)設(shè)計(jì)及在FPGA硬件上的實(shí)現(xiàn)，最終驗(yàn)證了該控制系統(tǒng)的可行性和有效性。 數(shù)字化設(shè)計(jì)是本系統(tǒng)的特點(diǎn)，系統(tǒng)最終生成的三相SPWM脈沖是基于三相正弦調(diào)制波和三角載波比較得到的。設(shè)計(jì)時(shí)，充分結(jié)合FPGA器件的結(jié)構(gòu)特點(diǎn)，利用一種改進(jìn)結(jié)構(gòu)的數(shù)字控制振蕩器（NCO）來(lái)產(chǎn)生正弦波樣本，在一定程度上解決了傳統(tǒng)NCO產(chǎn)生正弦波的精度和頻率相互制約的問(wèn)題；把分時(shí)復(fù)用數(shù)字通信原理結(jié)合到系統(tǒng)的設(shè)計(jì)中，設(shè)計(jì)出分時(shí)運(yùn)算電路，使得系統(tǒng)在同步時(shí)鐘下，生成三相正弦調(diào)制波而不影響系統(tǒng)的速度，同三角載波邏輯比較后，最終得到三相SPWM脈沖序列。
標(biāo)簽： FPGA 變頻調(diào)速控制 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-05
上傳用戶：duoshen1989
本文介紹了一個(gè)基于CPLD／FPGA的嵌入式IP核設(shè)計(jì)。論文在闡述可編程邏輯器件及其發(fā)展趨勢(shì)的基礎(chǔ)上，探討了知識(shí)產(chǎn)權(quán)復(fù)用理念，MCU的復(fù)雜化設(shè)計(jì)以及數(shù)字信號(hào)傳輸與處理的速度要求。結(jié)合國(guó)內(nèi)外對(duì)CPLD／FPGA的使用現(xiàn)狀，引出了在CPLD／FPGA上開(kāi)發(fā)嵌入式模塊程序的理念并提出了設(shè)計(jì)實(shí)現(xiàn)方法和設(shè)計(jì)實(shí)例。課題的設(shè)計(jì)目標(biāo)為開(kāi)發(fā)一個(gè)基于CPLD／FPGA的USBIP模塊，實(shí)現(xiàn)開(kāi)發(fā)板與PC機(jī)之間的USB通信。設(shè)計(jì)過(guò)程首先進(jìn)行硬件設(shè)計(jì)，在FPGA開(kāi)發(fā)板上開(kāi)發(fā)擴(kuò)展板；其次用ISE開(kāi)發(fā)軟件進(jìn)行FPGA數(shù)字化設(shè)計(jì)；在軟件開(kāi)發(fā)完成后，將配置生成的比特流文件通過(guò)JTAG電纜下載到FPGA開(kāi)發(fā)板上，實(shí)現(xiàn)FPGA開(kāi)發(fā)板與PC機(jī)之間的通信。 該設(shè)計(jì)具有很高的實(shí)用性，它進(jìn)一步擴(kuò)大了可編程芯片的領(lǐng)地，將復(fù)雜專有芯片擠向高端和超復(fù)雜應(yīng)用；它使得IP資源復(fù)用理念得到更普遍的應(yīng)用；為基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)提供了廣闊的思路。
上傳時(shí)間： 2013-07-05
上傳用戶：隱界最新
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
