交流電源供電方式正在由集中式向分布式、全功能式發(fā)展，而實現(xiàn)分布式電源的核心就是模塊的并聯(lián)技術(shù)。多臺逆變器并聯(lián)可以實現(xiàn)大容量供電和冗余供電，可大大提高系統(tǒng)的靈活性，使電源系統(tǒng)的體積重量大為降低，同時其主開關(guān)器件的電流應(yīng)力也可大大減少，從根本上提高了可靠性、降低成本和提高功率密度。本文主要研究逆變器并聯(lián)技術(shù)。 本文首先對電壓、電流雙閉環(huán)逆變器控制系統(tǒng)進行了研究。通過對傳遞函數(shù)的分析，得到了基于等效輸出阻抗的雙閉環(huán)控制的逆變器并聯(lián)系統(tǒng)模型。在分析逆變器模型的基礎(chǔ)上設(shè)計了各控制器參數(shù)，并通過MATLAB仿真進行了驗證。根據(jù)上述模型，分析了逆變器并聯(lián)的環(huán)流特性，以及基于有功和無功功率的并聯(lián)控制方案。 隨著電子技術(shù)的不斷發(fā)展，F(xiàn)PGA技術(shù)正在越來越多地用于工程實踐中。本文在研究SPWM控制技術(shù)的基礎(chǔ)上，應(yīng)用FPGA芯片EP1C12Q240C8實現(xiàn)了SPWM數(shù)字控制器，用于多模塊逆變器并聯(lián)控制系統(tǒng)。文中給出了仿真結(jié)果和芯片的測試結(jié)果。 基于FPGA的三相逆變器并聯(lián)數(shù)字控制器的研究具有現(xiàn)實意義，設(shè)計具有創(chuàng)新性。仿真和芯片的初步測試結(jié)果表明：本文設(shè)計的基于FPGA的逆變器并聯(lián)數(shù)字控制器能夠滿足逆變器并聯(lián)系統(tǒng)的要求。
上傳時間： 2013-08-05
上傳用戶：huangzr5
正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢；然后針對OFDM中的信道估計技術(shù)，深入分析了基于FFT級聯(lián)的信道估計理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計理論，在此基礎(chǔ)上詳細研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計算法，并利用Matlab做了相應(yīng)的仿真比較，驗證了它們的有效性。 而后，在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺。在此平臺上，對OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進行了仿真，并給出了數(shù)據(jù)曲線，通過分析結(jié)果可正確評價OFDM系統(tǒng)在多個方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設(shè)計并實現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設(shè)定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對串/并轉(zhuǎn)換，QPSK映射，過采樣處理，插入導(dǎo)頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測等各個模塊進行硬件設(shè)計，詳細介紹了各個模塊的設(shè)計和實現(xiàn)過程，并給出了相應(yīng)的仿真波形和參數(shù)說明。其中，針對定點運算的局限性，為系統(tǒng)設(shè)計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優(yōu)化和設(shè)計實現(xiàn)，針對原始快速傅立葉變換FPGA實現(xiàn)算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計方案，使之運用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對整個OFDM的基帶處理系統(tǒng)進行了系統(tǒng)調(diào)試與性能分析，證明了設(shè)計的可行性。 綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計、仿真和實現(xiàn)。本設(shè)計為OFDM通信系統(tǒng)的進一步改進提供了大量有用的數(shù)據(jù)。
標簽： FPGA OFDM 調(diào)制解調(diào)器
上傳時間： 2013-07-25
上傳用戶：14786697487
眾所周知，信息傳輸?shù)暮诵膯栴}是有效性和可靠性，調(diào)制解調(diào)技術(shù)的發(fā)展正是體現(xiàn)了這一思想。從最早的模擬調(diào)幅調(diào)頻技術(shù)的日益完善，到現(xiàn)在數(shù)字調(diào)制技術(shù)的廣泛運用，使得信息的傳輸更為有效和可靠。QAM調(diào)制作為一種新的調(diào)制技術(shù)，因其具有很高的頻帶利用率而得到了廣泛的應(yīng)用。 本文對基于FPGA的16QAM調(diào)制解調(diào)進行了討論和研究。首先對16QAM調(diào)制解調(diào)原理進行了闡述，建立了16QAM調(diào)制解調(diào)系統(tǒng)的數(shù)學(xué)模型，然后通過分析提出了基于FPGA的16QAM調(diào)制解調(diào)系統(tǒng)的設(shè)計方案。最后編寫Verilog代碼實現(xiàn)了算法仿真。 FPGA芯片采用的是Altera公司的大規(guī)模集成電路芯片Cyclone系列的EPlC20F32417，并通過軟件編程對其進行了相關(guān)調(diào)試。文中詳細介紹了基帶成形濾波器、載波恢復(fù)和定時同步的基本原理及其設(shè)計方法。首先用Matlab對整個16QAM系統(tǒng)進行了軟件仿真；然后用硬件描述語言Verilog HDL在QuartusⅡ環(huán)境下完成了系統(tǒng)關(guān)鍵算法的編寫、行為仿真和綜合，最后詳細闡述了異步串口(UART)的FPGA實現(xiàn)，把我們編寫的Verilog程序下載到EPlC20F32417芯片上效果很好。
標簽： FPGA QAM 調(diào)制解調(diào)
上傳時間： 2013-04-24
上傳用戶：talenthn
本文對基于FPGA的液晶顯示控制系統(tǒng)的設(shè)計與實現(xiàn)進行了研究。設(shè)計中從LCD技術(shù)參數(shù)著手，通過對顯示驅(qū)動系統(tǒng)結(jié)構(gòu)與工作原理的研究，設(shè)計出顯示控制系統(tǒng)的框圖及各功能模塊的VHDL程序，通過單片機系統(tǒng)配置FPGA芯片，控制LCD顯示相應(yīng)的漢字和圖形。LCD顯示控制系統(tǒng)由顯示控制電路、顯示驅(qū)動電路和相關(guān)外圍輔助電路組成。顯示控制電路從電路中各個功能模塊所需要的控制時序信號出發(fā)，通過對其工作過程的研究，設(shè)計出控制器、RAM控制器等各功能模塊。顯示驅(qū)動電路從LCD工作所需要的掃描時序信號出發(fā)，設(shè)計出時序發(fā)生電路等各功能模塊。所有的VHDL程序通過了MAX+PLUS—II軟件實現(xiàn)編譯及仿真后，在實際的硬件中調(diào)試通過。
標簽： FPGA 液晶顯示 控制系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：asasasas
偏移正交相移鍵控(OQPSK：Offset Quadrature Phase Shift Keying)調(diào)制技術(shù)是一種恒包絡(luò)調(diào)制技術(shù)，具有頻譜利用率高、頻譜特性好等特點，廣泛應(yīng)用于衛(wèi)星通信和移動通信領(lǐng)域。 論文以某型偵收設(shè)備中OQPSK解調(diào)器的全數(shù)字化為研究背景，設(shè)計并實現(xiàn)了基于FPGA的全數(shù)字OQPSK調(diào)制解調(diào)器，其中調(diào)制器主要用于仿真未知信號，作為測試信號源。論文研究了全數(shù)字OQPSK調(diào)制解調(diào)的基本算法，包括成形濾波器、NCO模型、載波恢復(fù)、定時恢復(fù)等；完成了整個調(diào)制解調(diào)算法的MATLAB仿真。在此基礎(chǔ)上，采用VHDL硬件描述語言在Xilinx公司ISE7.1開發(fā)環(huán)境下設(shè)計并實現(xiàn)了各個算法模塊，并在硬件平臺上加以實現(xiàn)。通過實際現(xiàn)場測試，實現(xiàn)了對所偵收信號的正確解調(diào)。論文還實現(xiàn)了解調(diào)器的百兆以太網(wǎng)接口，使得系統(tǒng)可以方便地將解調(diào)數(shù)據(jù)發(fā)送給計算機進行后續(xù)處理。
上傳時間： 2013-06-30
上傳用戶：Miyuki
隨著信息技術(shù)和計算機技術(shù)的飛速發(fā)展，數(shù)字信號處理已經(jīng)逐漸發(fā)展成一門關(guān)鍵的技術(shù)科學(xué)。圖像處理作為一種重要的現(xiàn)代技術(shù)，己經(jīng)在通信、航空航天、遙感遙測、生物醫(yī)學(xué)、軍事、信息安全等領(lǐng)域得到廣泛的應(yīng)用。圖像處理特別是高分辨率圖像實時處理的實現(xiàn)技術(shù)對相關(guān)領(lǐng)域的發(fā)展具有深遠意義。另外，現(xiàn)場可編程門陣列FPGA和高效率硬件描述語言Verilog HDL的結(jié)合，大大變革了電子系統(tǒng)的設(shè)計方法，加速了系統(tǒng)的設(shè)計進程，為圖像壓縮系統(tǒng)的實現(xiàn)提供了硬件支持和軟件保障。 本文主要包括以下幾個方面的內(nèi)容： (1)結(jié)合某工程的具體需求，設(shè)計了一種基于FPGA的圖像壓縮系統(tǒng)，核心硬件選用XILINX公司的Virtex-Ⅱ Pro系列FPGA芯片，存儲器件選用MICRON公司的MT48LC4M16A2SDRAM，圖像壓縮的核心算法選用近無損壓縮算法JPEG-LS。 (2)用Verilog硬件描述語言實現(xiàn)了JPEG-LS標準中的基本算法，為課題組成員進行算法改進提供了有力支持。 (3)用Verilog硬件描述語言設(shè)計并實現(xiàn)了SDRAM控制器模塊，使核心壓縮模塊能夠方便靈活地訪問片外存儲器。 (4)構(gòu)建了圖像壓縮系統(tǒng)的測試平臺，對實現(xiàn)的SDRAM控制器模塊和JPEG-LS基本算法模塊進行了軟件仿真測試和硬件測試，驗證了其功能的正確性。
標簽： FPGA 圖像壓縮系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：a3318966
隨著微電子技術(shù)的高速發(fā)展，實時圖像處理在多媒體、圖像通信等領(lǐng)域有著越來越廣泛的應(yīng)用。FPGA就是硬件處理實時圖像數(shù)據(jù)的理想選擇，基于FPGA的圖像處理專用芯片的研究將成為信息產(chǎn)業(yè)的新熱點。 本文以FPGA為平臺，使用VHDL硬件描述語言設(shè)計并實現(xiàn)了中值濾波、順序濾波、數(shù)學(xué)形態(tài)學(xué)、卷積運算和高斯濾波等圖像處理算法。在設(shè)計過程中，通過改進算法和優(yōu)化結(jié)構(gòu)，在合理地利用硬件資源的條件下，有效地挖掘出算法內(nèi)在的并行性，采用流水線結(jié)構(gòu)優(yōu)化算法，提高了頂層濾波模塊的處理速度。在中值濾波器的硬件設(shè)計中，本文提出了一種快速中值濾波算法，該算法大大節(jié)省了硬件資源，處理速度也很快。在數(shù)學(xué)形態(tài)學(xué)算法的硬件實現(xiàn)中，本文提出的最大值濾波和最小值濾波算法大大減少了硬件資源的占用率，適應(yīng)了流水線設(shè)計的要求，提高了圖像處理速度。 整個設(shè)計及各個模塊都在Altera公司的開發(fā)環(huán)境QuartusⅡ以及第三方仿真軟件Modelsim上進行了邏輯綜合以及仿真。綜合和仿真的結(jié)果表明，使用FPGA硬件處理圖像數(shù)據(jù)不僅能夠獲得很好的處理效果，達到較高的工作頻率，處理速度也遠遠高于軟件法處理圖像，可滿足實時圖像處理的要求。 本課題為圖像處理專用FPGA芯片的設(shè)計做了有益的探索性嘗試，對今后完成以FPGA圖像處理芯片為核心的實時圖像處理系統(tǒng)的設(shè)計有著積極的意義。
上傳時間： 2013-06-08
上傳用戶：shuiyuehen1987
運動控制技術(shù)是機電一體化的核心部分，提高運動控制技術(shù)水平對于提高我國的機電一體化技術(shù)具有至關(guān)重要的作用。運動控制技術(shù)的發(fā)展是制造自動化前進的旋律，是推動新的產(chǎn)業(yè)革命的關(guān)鍵技術(shù)。對于數(shù)控系統(tǒng)來說，最重要的是控制各個電機軸的運動，這是運動控制器接收并依照數(shù)控裝置的指令來控制各個電機軸運動從而實現(xiàn)數(shù)控加工的，數(shù)據(jù)加工中的定位控制精度、速度調(diào)節(jié)的性能等重要指標都與運動控制器直接相關(guān)。目前對數(shù)控系統(tǒng)的研究都集中在插入PC的NC控制器的研究上，而其核心部分就是對步進、伺服電機進行控制的運動控制卡的研究。對PC-NC來說，運動控制卡的性能很大程度上決定了整個數(shù)控系統(tǒng)的性能，而微電子和數(shù)字信號處理技術(shù)的發(fā)展及其應(yīng)用，使運動控制卡的性能得到了不斷改進，集成度和可靠性大大提高。 本課題通過對運動控制技術(shù)的深入研究，并針對國內(nèi)運動控制技術(shù)的研究起步較晚的現(xiàn)狀，結(jié)合當(dāng)前運動控制領(lǐng)域的具體需要，緊跟當(dāng)前運動控制技術(shù)研究的發(fā)展趨勢，吸收了數(shù)控技術(shù)和相關(guān)運動控制技術(shù)的最新成果，提出了基于PCI和FPGA的方案，研制了一款比較新穎的、功能強大的、具有很大柔性的四軸多功能運動控制卡。 本課題的具體研究主要有以下幾方面： 首先，通過對運動控制卡及運動控制系統(tǒng)等行業(yè)現(xiàn)狀的全面調(diào)研，和對運動控制技術(shù)的深入學(xué)習(xí)，在比較了幾種常用的運動控制方案的基礎(chǔ)上，提出了基于FPGA的運動控制設(shè)計方案，并規(guī)劃了板卡的總體設(shè)計。 其次，根據(jù)總體設(shè)計，規(guī)劃了板卡的結(jié)構(gòu)，詳細劃分并實現(xiàn)了FPGA各部分的功能；利用光電隔離原理設(shè)計了數(shù)字輸入/輸出電路。 再次，利用FPGA的資源實現(xiàn)了PCI從設(shè)備接口，達到跟控制卡通信的目的，針對運動控制中的一些具體問題，如運動平穩(wěn)性、實時控制以及多軸聯(lián)動等，在FPGA上設(shè)計了四軸運動控制電路，定義了各個寄存器的具體功能，設(shè)計了功能齊全的加／減速控制電路、變頻分配電路、倍頻分頻電路和三個功能各異的計數(shù)器電路等，自動降速點運動、A／B相編碼器倍頻計數(shù)電路等特殊功能。最后，進行了本運動控制卡的測試，從測試和應(yīng)用結(jié)果來看，該卡達到預(yù)期的要求。
上傳時間： 2013-07-27
上傳用戶：zgu489
本文的主要研究內(nèi)容是利用FPGA平臺實現(xiàn)以太網(wǎng)絡(luò)接口。 首先，對論文的大致內(nèi)容和組織結(jié)構(gòu)做了簡要介紹，并且比較分析了目前比較流行的網(wǎng)絡(luò)接口實現(xiàn)的三種方法，并以此為基礎(chǔ)提出了本文中重點介紹的基于FPGA 的網(wǎng)絡(luò)接口實現(xiàn)方法。 其次，介紹采用以FPGA 做為主控芯片控制8019AS 網(wǎng)絡(luò)控制芯片來實現(xiàn)從網(wǎng)絡(luò)上接收數(shù)據(jù)幀的功能。FPGA 需要在上電時完成對于8019AS的初始化設(shè)置。在接收和發(fā)送數(shù)據(jù)報文時，對相應(yīng)的寄存器進行控制和操作以完成網(wǎng)絡(luò)數(shù)據(jù)幀的接收。對FPGA 與8019AS 之間的接口實現(xiàn)進行了詳細的描述。 最后，介紹了在FPGA 內(nèi)部對于接收到的網(wǎng)絡(luò)數(shù)據(jù)幀進行TCP/IP協(xié)議分析的具體過程和實現(xiàn)方法。分別詳細介紹了接收模塊、發(fā)送模塊以及其中子模塊具體功能和實現(xiàn)方法。說明了模塊之間相互觸發(fā)的具體關(guān)系。現(xiàn)有的網(wǎng)絡(luò)接口一般是采用MCU 或者ARM 等專用控制芯片來實現(xiàn)的，而此次課題以FPGA 作為主控芯片來實現(xiàn)網(wǎng)絡(luò)接口以及部分TCP/IP 協(xié)議分析是一個創(chuàng)意。而且由于FPGA 多管腳可以靈活配置，也使得系統(tǒng)的可擴展性有了很大的提高。
標簽： FPGA 以太網(wǎng)絡(luò) 接口的設(shè)計
上傳時間： 2013-06-09
上傳用戶：huazi
本課題完成了基于FPGA的數(shù)據(jù)采集器以及IIC總線的模數(shù)轉(zhuǎn)換器部分、通訊部分的電路設(shè)計。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線的模數(shù)轉(zhuǎn)換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內(nèi)用VHDL語言實現(xiàn)。通過上述設(shè)計實現(xiàn)了“準單片化”的模擬量和數(shù)字量的數(shù)據(jù)采集和處理。 所設(shè)計的數(shù)據(jù)采集器可以和結(jié)構(gòu)類似的上位機通訊，本課題完成了在上位機中用VHDL語言實現(xiàn)的通信電路模塊。通過上述兩部分工作，將微處理器、數(shù)據(jù)存儲器、程序存儲器等數(shù)字邏輯電路均集成在同一個FPGA內(nèi)部，形成一個可編程的片上系統(tǒng)。FPGA片外僅為模擬器件和開關(guān)量驅(qū)動芯片。FPGA內(nèi)部的硬件電路采用VHDL語言編寫；MCU軟核工作所需要的程序采用C語言編寫。多臺數(shù)據(jù)采集器與服務(wù)器構(gòu)成數(shù)據(jù)采集系統(tǒng)。服務(wù)器端軟件用VB開發(fā)，既可以將實時采集的數(shù)據(jù)以數(shù)字方式顯示，也可以用更加直觀的曲線方式顯示。 由于數(shù)據(jù)采集器是所有自控類系統(tǒng)所必需的電路模塊，所以一個通用的片上系統(tǒng)設(shè)計可以解決各類系統(tǒng)的應(yīng)用問題，達到“設(shè)計復(fù)用”(DesignReuse)的目的。采用基于FPGA的SOPC設(shè)計的更加突出的優(yōu)點是不必更換芯片就可以實現(xiàn)設(shè)計的改進和升級，同時也可以降低成本和提高可靠性。
標簽： FPGA SOPC 數(shù)據(jù)采集系統(tǒng)
上傳時間： 2013-07-12
上傳用戶：a155166
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
