基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)\r\n
標(biāo)簽： Verilog FPGA HDL 交通燈
上傳時(shí)間： 2013-08-18
上傳用戶：BOBOniu
基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
標(biāo)簽： Verilog FPGA HDL 多功能
上傳用戶：問題問題
基于FPGA的JPEG圖像壓縮芯片設(shè)計(jì)
標(biāo)簽： FPGA JPEG 圖像壓縮 芯片設(shè)計(jì)
上傳用戶：木子葉1
verilog編寫基于fpga的鑒相器模塊
標(biāo)簽： verilog fpga 編寫 模塊
上傳時(shí)間： 2013-08-19
上傳用戶：18752787361
原版的外文書，基于FPGA的SDRAM設(shè)計(jì)，相信大家都會(huì)感興趣！
標(biāo)簽： SDRAM FPGA
上傳用戶：heart_2007
verilog編寫基于fpga的DDS實(shí)現(xiàn)
標(biāo)簽： verilog fpga DDS 編寫
上傳用戶：neu_liyan
verilog編寫基于FPGA的示波器核心實(shí)現(xiàn)
標(biāo)簽： verilog FPGA 編寫 示波器
上傳用戶：huql11633
基于FPGA的MMC卡實(shí)現(xiàn)，內(nèi)部包含了C++仿真調(diào)試代碼以及FPGA的實(shí)現(xiàn)代碼，建立工程后可以之間編譯調(diào)試
標(biāo)簽： FPGA MMC
上傳時(shí)間： 2013-08-20
上傳用戶：swz13842860183
基于FPGA的PCI接口源代碼及Testbenc
標(biāo)簽： Testbenc FPGA PCI 接口
上傳用戶：sun_pro12580
基于FPGA的機(jī)器人視頻監(jiān)視系統(tǒng)，內(nèi)有各種詳盡的資料，絕對(duì)準(zhǔn)確可靠！
標(biāo)簽： FPGA 機(jī)器人 視頻監(jiān)視系統(tǒng)
上傳用戶：012345
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
