PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
look1為電子看板的第二個芯片，使用自制的握手信號與look通訊，可以進行數(shù)據(jù)傳送，以及控制16個數(shù)碼管顯示，此案例已成功用於生產(chǎn)現(xiàn)志，所用的元件很少，功能較大呢
上傳時間： 2017-01-02
上傳用戶：han_zh
AVR ATmega48 SPI最簡單測試碼！ 透過spi_data[x]陣列寫入想要傳送的資料， 而x則是控制傳送第x筆數(shù)，而接腳輸出則在PortB的預設接腳內，只要修改spi_data就可以透過示波器看到SPI的信號了！
上傳時間： 2014-06-09
上傳用戶：jcljkh
Verilog HDL的程式，上網(wǎng)找到SPI程式， vspi.v這程式相當好用可用來接收與傳送SPI，並且寫了一個傳輸信號測試，spidatasent.v這程式就是傳送的資料，分別為00 66... 01 77...... 02 55這樣的資料，並透過MAX+PULS II軟體進行模擬，而最外層的程式是test_createspi.v！
上傳時間： 2017-03-06
上傳用戶：onewq
安裝塌所1、通凰良好少溫策及灰座之塌所。2、雜腐蝕性、引火性氛髓、油急、切削液、切前粉、戴粉等聚境。3、雜振勤的場所。4、雜水氟及踢光直射的場所。1、本距勤器探用自然封流冷御方式正隨安裝方向局垂直站立方式2、在配電箱中需考感溫升情況未連有效散熟及冷御效果需保留足豹的空固以取得充分的空氟。3、如想要使控制箱內溫度連到一致需增加凰扇等散熱毅倩。4、組裝睛廊注意避免贊孔屑及其他翼物掉落距勤器內。5、安裝睛請硫資以M5螺練固定。6、附近有振勤源時請使用振勤吸收器防振橡腥來作腐噩勤器的防振支撐。7、勤器附近有大型磁性陰嗣、熔接樓等雄部干援源睛，容易使距勤器受外界干攝造成誤勤作，此時需加裝雄部濾波器。但雍訊濾波器舍增加波漏電流，因此需在愿勤器的輸入端裝上經(jīng)緣羹愿器（Transformer）。*配象材料依照使用電象規(guī)格]使用。*配象的喪度：指令輸入象3公尺以內。編碼器輸入綜20公尺以內。配象時請以最短距薄速接。*硫賞依照操單接象圈配象，未使用到的信貌請勿接出。*局連輸出端（端子U、V、W）要正硫的速接。否則伺服焉速勤作舍不正常。*隔雄綜必須速接在FG端子上。*接地請以使用第3砸接地（接地電阻值腐100Ω以下），而且必須罩黏接地。若希望易速輿械之周腐紀緣狀懲畸，請將連接地。*伺服距勤器的輸出端不要加裝電容器，或遇（突波）吸收器及雅訊濾波器。*裝在控制輸出信號的DC繼電器，其遏（突波）吸收用的二梗溜的方向要速接正硫，否則食造成故障，因而雜法輸出信猶，也可能影馨緊急停止的保渡迎路不座生作用。*腐了防止雍部造成的錯溪勤作，請?zhí)较铝械耐茫赫堅陔娫瓷霞尤虢?jīng)緣雯愿器及雅亂濾波器等裝置。請將勤力緣（雷源象、焉連緣等的蘊雷回路）奧信蔬緣相距30公分以上來配練，不要放置在同一配緣管內。
標簽： tsda
上傳時間： 2022-05-28
上傳用戶：zhanglei193
以DSP為基礎之數(shù)位濾波器之設計,本計劃即是利用數(shù)位訊號處理(DSP)來設計無限脈衝響應(IIR)及有限脈衝響應(FIR)濾波器。
上傳時間： 2013-12-25
上傳用戶：kristycreasy
海洋分類信網(wǎng)程序是由海洋城市設計工作室基
上傳時間： 2014-01-09
上傳用戶：啊颯颯大師的
互聯(lián)網(wǎng)、移動通信、星基導航是21世紀信息社會的三大支柱產(chǎn)業(yè)，而GPS系統(tǒng)的技術水平和發(fā)展歷程代表著全世界衛(wèi)星導航系統(tǒng)的發(fā)展狀況。目前，我國已經(jīng)成為GPS的使用大國，衛(wèi)星導航產(chǎn)業(yè)鏈也已基本形成。然而，我們對GPS核心技術(即如何捕獲衛(wèi)星信號并保持對信號的跟蹤)的研究還不夠深入，我國GPS產(chǎn)品的核心部分多數(shù)還是靠進口。因此，對GPS核心技術的研究是非常緊迫的。 本文首先介紹了GPS的定位原理，之后闡述了GPS接收機的基本原理一直接擴頻通信和GPS信號的結構與特性。從這些方面出發(fā)研究接收機基帶處理器的捕獲與跟蹤設計方案。 設計過程中，先詳細分析了滑動相關的捕獲算法和基于FFT的快速捕獲算法，并利用matlab進行了驗證。由于前者靈活性好且可捕獲到高精度的碼相位和載波頻率，適合于本文的硬件接收機，所以本文確定了滑動相關的捕獲方案。 接著分析了跟蹤環(huán)路的特點，跟蹤模塊采用碼跟蹤環(huán)和載波跟蹤環(huán)耦合的方法實現(xiàn)。由于GPS系統(tǒng)通常工作在非常低的信噪比環(huán)境中，而非相干環(huán)在低信噪比下環(huán)路跟蹤性能較好，所以碼跟蹤環(huán)采用非相干(DDLL)環(huán)實現(xiàn)。這種跟蹤環(huán)路采用的鑒相器是能量鑒相器，對數(shù)據(jù)的調制和載波相位都不敏感，鑒相器不會產(chǎn)生不確定量。由于輸入信號存在180°相位翻轉，而COSTAS鎖相環(huán)允許數(shù)據(jù)調制，對I支路和Q支路信號的180°相位翻轉不敏感，所以載波跟蹤環(huán)采用COSTAS鎖相環(huán)實現(xiàn)。上述算法在matlab環(huán)境下得到了驗證。 基帶處理器電路的主要模塊在Quartus II8.0開發(fā)平臺上利用VHDL硬件描述語言實現(xiàn)。然后利用EDA仿真工具ModelSim-Altera6.1g進行了邏輯仿真。本設計滿足系統(tǒng)功能和性能的要求，可以直接用于實時GPS接收機系統(tǒng)的設計中，為自主設計GPS接收機奠定了基礎。 最后，由于在弱電磁環(huán)境下，捕獲失鎖后32PPS信號會丟失。所以設計了一個能授時和守時的算法去得到與GPS時同步的精確授時秒信號。并且實現(xiàn)了這個算法。
上傳時間： 2013-04-24
上傳用戶：zuozuo1215
當今，移動通信正處于向第四代通信系統(tǒng)發(fā)展的階段，OFDM技術作為第四代數(shù)字移動通信(4G)系統(tǒng)的關鍵技術之一，被包括LTE在內的眾多準4G協(xié)議所采用。IDFT/DFT作為OFDM系統(tǒng)中的關鍵功能模塊，其精度對基帶解調性能產(chǎn)生著重大的影響，尤其對LTE上行所采用的SC_FDMA更是如此。為了使定點化IDFT/DFT達到較好的性能，本文采用數(shù)字自動增益控制(DAGC)技術，以解決過大輸入信號動態(tài)范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問題。 首先，本文簡單介紹了較為成熟的AAGC(模擬AGC)技術，并重點關注近年來為了改善其性能而興起的數(shù)字化AGC技術，它們主要用于壓縮ADC輸入動態(tài)范圍以防止其飽和。針對基帶處理中具有累加特性的定點化IDFT/DFT技術，進一步分析了AAGC技術和基帶DAGC在實施對象，實現(xiàn)方法等上的異同點，指出了基帶DAGC的必要性。 其次，根據(jù)LTE協(xié)議，搭建了從調制到解調的基帶PUSCH處理鏈路，并針對基于DFT的信道估計方法的缺點，使用簡單的兩點替換實現(xiàn)了優(yōu)化，通過高斯信道下的MATLAB仿真，證明其可以達到理想效果。仿真結果還表明，在不考慮同步問題的高斯信道下，本文所搭建的基帶處理鏈路，采用64QAM進行調制，也能達到在SNR高于17dB時，硬判譯碼結果為極低誤碼率(BER)的效果。 再次，在所搭建鏈路的基礎上，通過理論分析和MATLAB仿真，證明了包括時域和頻域DAGC在內的基帶DAGC具有穩(wěn)定接收鏈路解調性能的作用。同時，通過對幾種DAGC算法的比較后，得到的一套適用于實現(xiàn)的基帶DAGC算法，可以使IDFT/DFT的輸出SNR處于最佳范圍，從而滿足LTE系統(tǒng)基帶解調的要求。針對時域和頻域DAGC的差異，分別選定移位和加法，以及查表的方式進行基帶DAGC算法的實現(xiàn)。 最后，本文對選定的基帶DAGC算法進行了FPGA設計，仿真、綜合和上板結果說明，時域和頻域DAGC實現(xiàn)方法占用資源較少，容易進行集成，能夠達到的最高工作頻率較高，完全滿足基帶處理的速率要求，可以流水處理每一個IQ數(shù)據(jù)，使之滿足基帶解調性能。
上傳時間： 2013-05-17
上傳用戶：laozhanshi111
一個完整的基帶傳輸系統(tǒng)的設計，以及其誤碼率，信噪比等，有詳細注釋，希望對你有幫助：）
標簽： 基帶傳輸
上傳時間： 2014-01-14
上傳用戶：aeiouetla
