最新国产一区二区,老牛影视免费一区二区,成人福利视频网

基帶芯片

基于FPGA的快速傅立葉變換

隨著數(shù)字電子技術的發(fā)展，數(shù)字信號處理廣泛應用于聲納、雷達、通訊語音處理和圖像處理等領域。快速傅立葉變換(Fast Fourier Transform，F(xiàn)FT)在數(shù)字信號處理系統(tǒng)中起著很重要的作用，F(xiàn)FT 有效地提高了離散傅立葉變換(Discret Fourier Transform，DFT)的運算效率。處理器一般要求具有高速度、高精度、大容量和實時處理的性能，而現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)是近年來迅速發(fā)展起來的新型可編程器件，在處理大規(guī)模數(shù)據(jù)方面，有極大的優(yōu)勢。論文采用了在FPGA中實現(xiàn)FFT算法的方案。數(shù)字信號處理板的硬件電路設計是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎上，根據(jù)實時處理的要求，給出了數(shù)字信號處理板的硬件設計方案并對硬件電路的實現(xiàn)進行了分析和說明。依據(jù)數(shù)字系統(tǒng)的設計方法，分別采用基二按時間抽取FFT算法、基四按時間抽取FFT算法以及FFT兆核函數(shù)三種方法利用硬件描述語言(VHSICHardware Description Language，VHDL)實現(xiàn)了1024點的FFT，接著對三種方法進行了評估，得出了FPGA完全能滿足處理器的實時處理的要求的結論。然后根據(jù)通用串行總線(Universial Serial Bus，USB)協(xié)議，利用VHDL語言編寫了USB接口芯片ISP1581的固件程序，實現(xiàn)了設備的枚舉過程。

標簽： FPGA 傅立葉變換

上傳時間： 2013-08-01

上傳用戶：Aidane
基于FPGA的擴頻通信芯片設計及應用

隨著網絡技術和通信技術的突飛猛進，人們對通信的保密性能，抗干擾能力的要求越來越高，而且對信息隱蔽、多址保密通信等特性提出了更高的要求。這些要求的實現(xiàn)都離不開擴頻通信技術的應用，而擴頻通信芯片作為擴頻通信網絡的核心器件，自然也成了研究的重點。本論文旨在借鑒國內外相關研究成果，并以家庭電力線通信環(huán)境為背景，驗證了一種CDMA碼分多址通信的實現(xiàn)方案，并通過智能家庭系統(tǒng)展示了其應用效果。本課題以構建家庭電力載波通信網絡為目標，首先，以兩塊Cyclone系列FPGA開發(fā)板為基礎，分別作為發(fā)送單元和接收單元，構建了系統(tǒng)的硬件開發(fā)平臺；以QuartusⅡ 7.2為開發(fā)環(huán)境，運用Verilog硬件描述語言，編寫擴頻模塊和解擴模塊，并且進行了測試、仿真和綜合，驗證了通過專用芯片實現(xiàn)擴頻通信系統(tǒng)的可行性。應用方面，采用電力線載波通信芯片，提出了一種由智能插線板和嵌入式網關構成的家電控制系統(tǒng)。用戶通過WEB方式登陸嵌入式網關，智能插線板能夠在嵌入式網關的控制下控制電器的電源、發(fā)送紅外遙控指令，實現(xiàn)對家電的遠程遙控。使用兩塊FPGA開發(fā)板，實現(xiàn)了擴頻通信基本收發(fā)是本設計得主要成果；將擴頻通訊技術、嵌入式Web技術引入到智能家庭系統(tǒng)的設計當中是本文的一個特點。仿真和實驗表明：采用電力線載波通信芯片組建家庭網絡的方案可行，由智能插線板和嵌入式網關構成的家電控制系統(tǒng)能靈活、便捷地實施家電控制，并具有一定的節(jié)能效果。

標簽： FPGA 擴頻通信芯片設計

上傳時間： 2013-06-17

上傳用戶：vaidya1bond007b1
基于FPGA的QAM調制解調技術研究

眾所周知，信息傳輸?shù)暮诵膯栴}是有效性和可靠性，調制解調技術的發(fā)展正是體現(xiàn)了這一思想。從最早的模擬調幅調頻技術的日益完善，到現(xiàn)在數(shù)字調制技術的廣泛運用，使得信息的傳輸更為有效和可靠。QAM調制作為一種新的調制技術，因其具有很高的頻帶利用率而得到了廣泛的應用。本文對基于FPGA的16QAM調制解調進行了討論和研究。首先對16QAM調制解調原理進行了闡述，建立了16QAM調制解調系統(tǒng)的數(shù)學模型，然后通過分析提出了基于FPGA的16QAM調制解調系統(tǒng)的設計方案。最后編寫Verilog代碼實現(xiàn)了算法仿真。 FPGA芯片采用的是Altera公司的大規(guī)模集成電路芯片Cyclone系列的EPlC20F32417，并通過軟件編程對其進行了相關調試。文中詳細介紹了基帶成形濾波器、載波恢復和定時同步的基本原理及其設計方法。首先用Matlab對整個16QAM系統(tǒng)進行了軟件仿真；然后用硬件描述語言Verilog HDL在QuartusⅡ環(huán)境下完成了系統(tǒng)關鍵算法的編寫、行為仿真和綜合，最后詳細闡述了異步串口(UART)的FPGA實現(xiàn)，把我們編寫的Verilog程序下載到EPlC20F32417芯片上效果很好。

標簽： FPGA QAM 調制解調技術研究

上傳時間： 2013-06-12

上傳用戶：q123321
基于FPGA的RSA加密芯片設計與實現(xiàn)

本文對基于脈動陣列結構的RSA公鑰密碼協(xié)處理器進行了深入的研究，通過對Montgomery模乘思想的深入分析，確定了免減基2算法作為模乘運算實現(xiàn)算法，同時系統(tǒng)的研究了脈動陣列結構這一專用處理器設計模型，結合器件特性設計出一種適于在FPGA上實現(xiàn)的模乘運算電路結構，通過引入流水線技術，實現(xiàn)了兩次模乘運算并行處理。在此基礎上，引入可變參數(shù)的設計理念，完成了可變參數(shù)模冪運算電路的設計與實現(xiàn)工作，有效的提高了算法硬件實現(xiàn)的靈活性。

標簽： FPGA RSA 加密芯片設計

上傳時間： 2013-07-16

上傳用戶：playboys0
基于FPGA的高速實時數(shù)字存儲示波器

數(shù)字存儲示波器（DSO）上世紀八十年代開始出現(xiàn)，由于當時它的帶寬和分辨率較低，實時性較差，沒有具備模擬示波器的某些特點，因此并沒有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術的發(fā)展，尤其是高速模/數(shù)（A/D）轉換器及半導體存儲器（RAM）的發(fā)展，數(shù)字存儲示波器的采樣速率和實時性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。本文介紹了一款雙通道采樣速率達1GHz，分辨率為8Bits，實時帶寬為200MHz數(shù)字存儲示波器的研制。通過對具體功能和技術指標的分析，提出了FPGA＋ARM架構的技術方案。然后，本文分模塊詳細敘述了整機系統(tǒng)中部分模塊，包括前端高速A/D轉換器和FPGA的硬件模塊設計，數(shù)據(jù)處理模塊軟件的設計，以及DSO的GPIB擴展接口邏輯模塊的設計。本文在分析了傳統(tǒng)DSO架構的基礎上，提出了本系統(tǒng)的設計思想和實現(xiàn)方案。在高速A/D選擇上，國家半導體公司2005年推出的雙通道采樣速率達500MHz高速A/D轉換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實現(xiàn)對單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數(shù)據(jù)緩沖單元和存儲單元，提高了系統(tǒng)的集成度和穩(wěn)定性。其中，F(xiàn)PGA緩沖單元完成對不同時基情況下多通道數(shù)據(jù)的抽取，處理單元完成對數(shù)據(jù)正弦內插的計算，而DSO中其余數(shù)據(jù)處理功能包括數(shù)字濾波和FFT設計在后端的ARM內完成。DSO中常用的GPIB接口放在FPGA內集成，不僅充分利用了FPGA內豐富的邏輯資源，而且降低了整機成本，也減少了電路規(guī)模。最后，利用ChipscopePro工具對采樣系統(tǒng)進行調試，并分析了數(shù)據(jù)中的壞數(shù)據(jù)產生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數(shù)據(jù)。

標簽： FPGA 高速實時數(shù) 字存儲示波器

上傳時間： 2013-07-07

上傳用戶：asdkin
基于FPGA的中頻數(shù)字化若干關鍵算法

軟件無線電技術自20世紀90年代提出以后，在許多通信系統(tǒng)中得到了廣泛應用。本文研究了一種軟件無線電數(shù)字通信系統(tǒng)方案的設計，并著重研究了其中中頻處理單元的設計和實現(xiàn)。針對實際應用，本文提出了一個基于FPGA和DSP的軟件無線電中頻/基帶數(shù)字化處理系統(tǒng)的設計方案。該系統(tǒng)的特點是所有的中頻信號處理算法全部由軟件實現(xiàn)，它主要包括高速A/D、超大規(guī)模FPGA芯片、高速DSP芯片和外部存儲器等，其中超大規(guī)模FPGA芯片和高速的DSP芯片是系統(tǒng)的核心。DSP芯片采用的是TI公司的C6416，F(xiàn)PGA芯片采用的是Xilinx公司的XC2V2000FG676，既兼顧速度和靈活性，又具有較強的通用性。本文根據(jù)“基于FPGA的中頻數(shù)字化處理平臺的建立及若干關鍵算法的實現(xiàn)”研究課題，主要完成了軟件無線電通信系統(tǒng)中頻數(shù)字化若干關鍵算法實現(xiàn)的任務，具體包括通用數(shù)字中頻板的設計、中頻板上FPGA和DSP、D/A的接口設計、各種數(shù)字通信關鍵技術（數(shù)字上/下變頻、調制解調、信道編譯碼、交織解交織等）的FPGA實現(xiàn)。本文研究的系統(tǒng)分別在Matlab、ISE、Modelsim、Visual DSP++、ChipScope Pro等軟件中進行了仿真和驗證，并已交付使用。結果表明，本文提出的方案正確可行，達到了預定要求。本文的工作對其它軟件無線電系統(tǒng)的實現(xiàn)也具有較大的參考價值。

標簽： FPGA 中頻數(shù)字化關鍵算法

上傳時間： 2013-04-24

上傳用戶：thinode
基于FPGA實現(xiàn)OFDM基帶調制系統(tǒng)

本文對OFDM基帶調制解調系統(tǒng)的：FPGA設計進行了研究和論述，重點實現(xiàn)其中的RS碼編、譯碼模塊和基帶成形濾波器模塊。本文首先介紹了OFDM調制的原理和OFDM基帶調制解調系統(tǒng)的總體設計，以及FPGA設計的基本原則。接著介紹了RS碼的編碼原理和時域迭代譯碼算法，在此基礎上設計實現(xiàn)RS碼編碼器和譯碼器。然后介紹了成形濾波的原理和多種實現(xiàn)成形濾波器的結構，采用多相結構設計實現(xiàn)了平方根升余弦滾降濾波器。

標簽： FPGA OFDM 基帶調制系統(tǒng)

上傳時間： 2013-06-11

上傳用戶：TF2015
無線通信系統(tǒng)的FPGA設計和研究

在數(shù)字化、信息化的時代，數(shù)字集成電路應用得非常廣泛。隨著微電子技術和工藝的發(fā)展，數(shù)字集成電路從電子管、晶體管、中小規(guī)模集成電路、超大規(guī)模集成電路(VLSIC)逐步發(fā)展到今天的專用集成電路(ASIC)。但是ASIC因其設計周期長，改版投資大，靈活性差等缺陷制約著它的應用范圍。可編程邏輯器件的出現(xiàn)彌補了ASIC的缺陷，使得設計的系統(tǒng)變得更加靈活，設計的電路體積更加小型化，重量更加輕型化，設計的成本更低，系統(tǒng)的功耗也更小了。FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPID等可編程器件的基礎上進一步發(fā)展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。本論文撰寫的是用FPGA來實現(xiàn)無人小飛機系統(tǒng)中基帶信號的處理過程。整個信號處理過程全部采用VHDL硬件描述語言來設計，并用Modelsim仿真系統(tǒng)功能進行調試，最后使用了Xilinx 公司可編程的FPGA芯片XC2S100完成，滿足系統(tǒng)設計的要求。本文首先研究和討論了無線通信系統(tǒng)中基帶信號處理的總體結構，接著詳細闡述了各個模塊的設計原理和方法，以及FPGA結果分析，最后就關鍵技術和難點作了詳細的分析和研究。本文的最大特色是整個系統(tǒng)全部采用FPGA的方法來設計實現(xiàn)，修改靈活，體積小，功耗小。本系統(tǒng)的設計包括了數(shù)字鎖相環(huán)、糾錯編解碼、碼組交織、擾碼加入、巴克碼插入、幀同步識別、DPSK調制解調及選擇了整體的時序，所有的組成部分都經過了反復地修改和調試，取得了良好的數(shù)據(jù)處理效果，其關鍵之處與難點都得到了妥善地解決。本文分別在發(fā)射部分(編碼加調制)和接收部分(解調加解碼)相獨立和相聯(lián)系的情況下，獲得了仿真與實測結果。

標簽： FPGA 無線通信系統(tǒng)

上傳時間： 2013-07-05

上傳用戶：acon
基于FPGA的HDB3編譯碼設計

一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產生碼間干擾進而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路復雜。FPGA(現(xiàn)場可編程門陣列)作為一種新興的可編程邏輯器件，具有較高的集成度，能將編解碼電路集成在一片芯片上，而HDB3碼(三階高密度雙極性碼)具有解碼規(guī)則簡單，無直流，低頻成份少，可打破長連0和提取同步方便等優(yōu)點。基于上述情況，本文提出了基于FPGA的}tDB3編譯碼設計方案。該研究的總體設計方案包括用MATLAB進行HDB3編譯碼算法的驗證，基于FPGA的HDB3碼編譯碼設計與仿真，結果分析與比較三大部分。為了保證該設計的可靠性，首先是進行編譯碼的算法驗證；其次通過在FPGA的集成設計環(huán)境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟，通過下載電纜下載到特定的FPGA芯片上，用邏輯分析儀進行時序仿真；最后將算法驗證結果與仿真結果作一對比，分析該研究的可行性與可靠性。研究表明，基于FPGA的HDB3編譯碼設計具有體積小，譯碼簡單，編程靈活，集成度高，可靠等優(yōu)點。

標簽： FPGA HDB3 編譯碼

上傳時間： 2013-04-24

上傳用戶：siguazgb
AD芯片大全

AD系列芯片 1.模數(shù)轉換器 AD1380JD 16位 20us高性能模數(shù)轉換器(民用級) AD1380KD 16位 20us高性能模數(shù)轉換器(民用級) AD1671JQ 12位 1.25MHz采樣速率帶寬2MHz模數(shù)轉換器(民用級) AD1672AP 12位 3MHz采樣速率帶寬20MHz單電源模數(shù)轉換器(工業(yè)級) AD1674JN 12位 100KHz采樣速率帶寬500KHz模數(shù)轉換器(民用級) AD1674AD 12位 100KHz采樣速率帶寬500KHz模數(shù)轉換器(工業(yè)級)

標簽： AD芯片

上傳時間： 2013-05-19

上傳用戶：ljmwh2000