目前,以互聯(lián)網(wǎng)業(yè)務(wù)為代表的網(wǎng)絡(luò)應(yīng)用,正快速地向包括數(shù)據(jù)、語音、圖像的綜合寬帶多媒體方向發(fā)展,構(gòu)建寬帶化、大容量、全業(yè)務(wù)、智能化的現(xiàn)代通信網(wǎng)絡(luò)已成為大勢所趨.寬帶無線接入(BWA)憑借其組網(wǎng)快速靈活、運營維護方便及成本較低等競爭優(yōu)勢,迅速成為市場熱點,各種微波、無線通信領(lǐng)域的先進手段和方法不斷引入,各種寬帶無線接入技術(shù)迅速涌現(xiàn).由于BWA要用于非視距傳輸,所以必須考慮無線信道的多經(jīng)效應(yīng).而OFDM技術(shù)憑借著魯棒的對抗頻率選擇性衰落能力和極高頻譜效率引起了學(xué)術(shù)界和工業(yè)界的高度重視.其基本思想是把調(diào)制在單載波上的高速串行數(shù)據(jù)流,分成多路低速的數(shù)據(jù)流,調(diào)制到多個正交載波上并行傳輸,這樣在傳輸時,雖然整個信道是頻率選擇性衰落,但是各個子信道卻是平坦衰落,有效對抗了多經(jīng)效應(yīng),同時由于各個子載波是正交的,極大提高了頻譜效率.可以預(yù)料的是,隨著通信系統(tǒng)將向基于IPv6核心網(wǎng)的全IP包的傳輸方向發(fā)展,越來越多的通信系統(tǒng)將具有"突發(fā)模式"的特征.本文關(guān)注的正是突發(fā)OFDM系統(tǒng)接收機設(shè)計和實現(xiàn).由于IEEE 802.11a無線局域網(wǎng)是OFDM技術(shù)第一次真正的應(yīng)用于突發(fā)系統(tǒng),實現(xiàn)了面向IP的無線寬帶傳輸,所以基于IEEE 802.11a的突發(fā)OFDM系統(tǒng)有著重要的借鑒和研究價值,本文也正是圍繞著這個中心而展開.本文的各章節(jié)安排如下:在第一章中主要介紹OFDM的技術(shù)原理和在寬帶無線接入中的應(yīng)用,同時引出本文所關(guān)注的突發(fā)OFDM接收機設(shè)計.在第二章中先介紹了相干接收和信道估計的概念,重點分析了本文所采用的WLAN信道模型和信道估計算法,然后在得到同步誤差表達式的基礎(chǔ)上,先用星座圖直觀的表現(xiàn)OFDM系統(tǒng)中各種同步誤差的影響,再從信噪比損失的角度對符種同步誤差進行分析.第三章是本文的重點之一,在本章中對基于IEEE 802.11a的各種同步算法包括幀檢測和符號定時、載波同步和采樣時鐘同步進行仿真和比較,并針對適合FPGA實現(xiàn)的同步算法進行了重點的分析.第四章也是本文的重點之一,提出了整個OFDM系統(tǒng)平臺的硬件結(jié)構(gòu)和基于IEEE 802.11a的接收機FPGA設(shè)計方案,然后從整體上介紹了接收機的實現(xiàn)結(jié)構(gòu),并給出了接收機各個模塊的具體設(shè)計,最后對整個系統(tǒng)調(diào)試過程和測試結(jié)果進行了分析.
上傳時間： 2013-04-24
上傳用戶：zhoujunzhen
生物識別技術(shù)代表了未來身份驗證技術(shù)的發(fā)展方向，而指紋識別技術(shù)又是最可靠、最有效的生物識別技術(shù)之一。目前，指紋識別技術(shù)是優(yōu)于其它生物識別技術(shù)的身份鑒別方法。這是因為人的指紋各不相同、終生基本不變的特點已經(jīng)得到公認，特別是現(xiàn)有的指紋識別算法已達到識別迅速、準確可靠的水平，是完全可以商業(yè)化的生物識別技術(shù)。 傳統(tǒng)的指紋識別系統(tǒng)多是基于PC平臺，這種系統(tǒng)將指紋圖像處理和指紋匹配甚至指紋采集控制都放在PC平臺上，在獲得了較高速度和開發(fā)效率的同時，缺點也是顯而易見的，其體積龐大，成本較高。而已有的嵌入式指紋識別系統(tǒng)多是基于單片機和DSP的，不是在運算速度上受到硬件限制，就是在系統(tǒng)的擴展性、可維護性及用戶交互上有諸多不足。 近年來指紋識別應(yīng)用的普及對自動指紋識別系統(tǒng)的便攜性和易用性提出了更高的要求，指紋識別技術(shù)正向著小型化和嵌入式的方向發(fā)展。在微電子領(lǐng)域，以ARM、DSP、FPGA為代表的嵌入式微處理器的性能飛速提高，為構(gòu)建嵌入式系統(tǒng)提供了硬件保證。 ARM是當前最為流行的32位RISC處理器架構(gòu)，目前ARM占RISC處理器市場的七成左右。三星公司的S3C2410是基于ARM920T內(nèi)核的通用32位微處理器，它具有高性能和低功耗的特性，被設(shè)計用于手持設(shè)備和通用嵌入式系統(tǒng)。 嵌入式系統(tǒng)對操作系統(tǒng)和其上運行的軟件有特別的要求。針對本課題所采用的ARM硬件平臺，詳細介紹了嵌入式操作系統(tǒng)Arm-Linux的移植。分別說明了交叉編譯工具鏈的安裝、引導(dǎo)裝載器的移植和Linux內(nèi)核的裁減和交叉編譯過程。為了運行應(yīng)用程序，還介紹了文件系統(tǒng)的構(gòu)建。 指紋識別系統(tǒng)需要指紋采集設(shè)備。FPS200是Veridicom公司推出的第三代半導(dǎo)體指紋傳感器，是一款專為嵌入式系統(tǒng)設(shè)計的高性能、低成本、低功耗的電容式固態(tài)指紋傳感器。本文詳細闡述了基于FPS200的USB接口指紋采集卡的設(shè)計與實現(xiàn)。 指紋圖像處理與匹配是整個系統(tǒng)的重要環(huán)節(jié)，論文介紹了圖像處理與匹配的一般概念，并提出了新的指紋匹配方法。指紋匹配是自動指紋識別中的一個難點。現(xiàn)有的指紋匹配方法大致可以歸結(jié)為圖形匹配和人工神經(jīng)網(wǎng)絡(luò)匹配兩大類，本文提出的基于線段的特征點匹配算法屬于圖形匹配。 嵌入式系統(tǒng)需要完善的軟件支持。隨著嵌入式技術(shù)的飛速發(fā)展，用戶交互界面也由傳統(tǒng)的字符界面向圖形界面轉(zhuǎn)變，圖形用戶界面系統(tǒng)得到了長足的發(fā)展。MiniGUI 是一個非常適合于工業(yè)控制實時系統(tǒng)以及嵌入式系統(tǒng)的可定制的、小巧的圖形用戶界面支持系統(tǒng)。本文介紹了基于MiniGUI的可視化指紋識別軟件設(shè)計。 綜上所述，本文針對特定硬件條件，構(gòu)建了定制的嵌入式操作系統(tǒng)；設(shè)計了支持USB數(shù)據(jù)傳輸?shù)闹讣y采集卡；指紋圖像的濾波、提取特征和指紋特征匹配均針對嵌入式系統(tǒng)的實際情況進行了優(yōu)化；利用MiniGUI圖形支持庫完成了界面美觀友好的可視化指紋識別程序。系統(tǒng)具有安全可靠、易于擴展、性價比高等優(yōu)點。
標簽： ARM 嵌入式 指紋識別系統(tǒng)
上傳時間： 2013-08-02
上傳用戶：小儒尼尼奧
按照公安部規(guī)定，我國從 2004 年開始換發(fā)第二代居民身份證，預(yù)計到 2008 年基本完成第二代居民身份證的換發(fā)工作。第二代身份證與第一代身份證最大的區(qū)別在于：它的內(nèi)部嵌入了一枚指甲蓋大小的非接觸式 IC 芯片，該芯片內(nèi)存儲有姓名、性別等9項信息。本課題設(shè)計出一款基于 ARM 和 GPRS 技術(shù)的第二代身份證無線手持閱讀器，該閱讀器能讀出第二代身份證內(nèi) IC 卡信息，并可通過 GPRS 網(wǎng)絡(luò)將信息進行無線傳輸。 本文以該閱讀器的設(shè)計為主線，論述的主要內(nèi)容如下： 1．介紹了課題背景及意義。全國 9 億第二代身份證的換發(fā)，必然帶來各行業(yè)對閱讀器的大量需求，而現(xiàn)有閱讀器的弊端促使了對閱讀器做更深入的研究。 2．介紹了相關(guān)概念及技術(shù)，包括：無線射頻識別技術(shù)、ISO/IEC14443 協(xié)議、嵌入式系統(tǒng)、ARM、GPRS技術(shù)等。 3．詳細介紹了該閱讀器的硬件設(shè)計方法，并給出主要硬件模塊電路原理圖及其 PCB 板設(shè)計方法，同時也簡單介紹了硬件的焊接和調(diào)試過程。 4．詳細介紹了該閱讀器的軟件設(shè)計方法，包括：讀卡模塊驅(qū)動程序、GPRS 模塊驅(qū)動程序、人機對話模塊驅(qū)動程序、I/O 口驅(qū)動程序的流程圖和部分代碼。 5．為使該閱讀器安全可靠地運行，對閱讀器進行了各種功能測試，包括：讀卡功能、GPRS 數(shù)據(jù)傳輸功能、人機接口功能。 通過功能測試，該閱讀器能準確讀取第二代身份證內(nèi)信息并通過GPRS 網(wǎng)絡(luò)成功將信息發(fā)送出去。該閱讀器與市面上現(xiàn)有的閱讀器相比，具有可脫機操作、無線傳輸、小巧靈便的優(yōu)點。由于該閱讀器軟件采用模塊化的設(shè)計方法，可以方便移植到其他非接觸卡閱讀器中，因此本閱讀器具有非常廣泛的應(yīng)用前景。
上傳時間： 2013-06-10
上傳用戶：爺?shù)臍赓|(zhì)
本論文以開發(fā)基于ARM核的USB2.0-AHB接口IP此項目為依托，致力于在Windows XP操作系統(tǒng)上使用DDK(Driver Development Kit)設(shè)計和開發(fā)一個基于WDM的主機端驅(qū)動程序。開發(fā)該驅(qū)動程序的目的是為了對該IP進行FPGA測試以及配合設(shè)備端驅(qū)動程序的開發(fā)，該驅(qū)動程序能夠完成即插即用功能，塊傳輸，同步傳輸，控制傳輸以及對Flash的操作五項主要功能。 論文首先介紹了基于WDM的USB驅(qū)動程序設(shè)計原理，其中包括了從結(jié)構(gòu)到通信流對USB主機系統(tǒng)的介紹，編寫WDM驅(qū)動程序的基礎(chǔ)理論(主要介紹了數(shù)個相關(guān)的重要概念、驅(qū)動程序的基本組成)，以及在開發(fā)對Flash操作的例程會使用到的Mass Storage類協(xié)議的簡要介紹。在介紹設(shè)計原理后，論文從總體的系統(tǒng)應(yīng)用環(huán)境和結(jié)構(gòu)薊數(shù)據(jù)傳輸、內(nèi)部模塊以及軟硬件體系結(jié)構(gòu)幾個方面簡要描述了該IP的系統(tǒng)設(shè)計。接著論文通過分析主機端驅(qū)動程序功能需求，提出了驅(qū)動程序的總體構(gòu)架以及分步式的設(shè)計流程，具體步驟是先實現(xiàn)驅(qū)動程序的正常加載以及基本PnP功能，然后實現(xiàn)塊傳輸、同步傳輸以及控制傳輸，最后完成對Flash操作例程的設(shè)計。隨后論文詳細闡述了對上述五項主要功能模塊的設(shè)計；其中對Flash操作例程的設(shè)計是難點，作者通過分析Bulk-Only協(xié)議和UFI命令規(guī)范，提出程序的詳細設(shè)計方案。論文最后簡要介紹了調(diào)試驅(qū)動程序的方法，以及驅(qū)動程序的測試內(nèi)容、部分測試結(jié)果以及測試結(jié)論。 本論文研究對象為基于ARM核的USB2.0-AHB接口IP主機端驅(qū)動程序，因為其研究主體是一個基于WDM的主機端驅(qū)動程序，因此有其普遍性；但是它以開發(fā)基于ARM核的USB2.0-AHB接口IP這個項目為依托，其目的是為項目服務(wù)，因此它有其特殊性。它是一項既有普遍性又有特殊性的研究。
上傳時間： 2013-05-19
上傳用戶：2007yqing
近年來，移動通信技術(shù)在全球范圍內(nèi)得到了迅猛的發(fā)展及應(yīng)用，各種全新的無線通信概念層出不窮、各種新的體制及其關(guān)鍵技術(shù)日新月異。由于正交頻分復(fù)用(OFDM)技術(shù)可以高效地利用頻譜資源并有效地對抗頻率選擇性衰落，多入多出(MIMO)利用多個天線實現(xiàn)多發(fā)多收，在不增加帶寬和發(fā)送功率的情況下，可以成倍提高信道容量，因此OFDM-MIMO技術(shù)被廣泛認為是后三代通信系統(tǒng)(B3G)的關(guān)鍵技術(shù)，是當今移動通信領(lǐng)域研究的熱點。 本文對OFDM-MIMO通信系統(tǒng)接收機的關(guān)鍵技術(shù)--數(shù)字下變頻，OFDM同步、解調(diào)進行了相關(guān)研究，在多天線接收板的XC2VP70-5FF1704芯片上，完成了數(shù)字下變頻，OFDM同步和解調(diào)的FPGA設(shè)計與實現(xiàn)。通過功能仿真、時序仿真、板級電路測試，驗證了該設(shè)計的正確性。 本文首先介紹了OFDM基本原理以其特點，然后對同步技術(shù)和數(shù)字下變頻技術(shù)作了相應(yīng)的介紹。同步是OFDM系統(tǒng)設(shè)計中的一項關(guān)鍵技術(shù)，即是針對系統(tǒng)中存在的時間偏差、頻率偏差進行定時恢復(fù)、頻偏的估計與補償，來減少各種同步偏差對系統(tǒng)性能的影響。數(shù)字下變頻是軟件無線電的核心技術(shù)之一，其基本功能是從高速中頻數(shù)字信號中提取所需的窄帶信號，將其下變頻為基帶信號，降低數(shù)據(jù)率，以供后續(xù)DSP器件作進一步處理。 在數(shù)字下變頻器的設(shè)計和實現(xiàn)方面，本文先介紹了數(shù)字下變頻器的原理和基本結(jié)構(gòu)，然后根據(jù)系統(tǒng)要求對其進行了設(shè)計，并在實現(xiàn)上作了一些簡化，節(jié)約了硬件資源。 在對時間同步的設(shè)計和實現(xiàn)方面，本文采用了利用PN序列進行時間同步的算法。在實現(xiàn)上根據(jù)系統(tǒng)實際情況將數(shù)據(jù)分為四路分別與本地PN碼做滑動相關(guān)運算，更有效的利用了同步數(shù)據(jù)，達到了更好的同步性能。 在OFDM的頻率同步的設(shè)計和實現(xiàn)方面，本文采用重復(fù)的PN碼兩兩相關(guān)來估計頻偏值，并聯(lián)合一個二階負反饋環(huán)路進行補償。該算法利用環(huán)路自身噪聲帶寬抑制噪聲，提高頻率估計精度，并同時利用負反饋擴大頻偏估計范圍。本文在對算法的詳細研究分析的基礎(chǔ)上對其進行了FPGA設(shè)計與實現(xiàn)。
上傳時間： 2013-04-24
上傳用戶：heminhao
可編程邏輯芯片特別是現(xiàn)場可編程門陣列(Field-Programmable Gate Array，F(xiàn)PGA)芯片的快速發(fā)展，使得新的芯片能夠根據(jù)具體應(yīng)用動態(tài)地調(diào)整結(jié)構(gòu)以獲得更好的性能，這類芯片稱為動態(tài)可重構(gòu)FPGA芯片(Dynamically ReconfigurableFPGA，DRFPGA)。然而，使用這類芯片構(gòu)建的可重構(gòu)系統(tǒng)在實際應(yīng)用前還有許多問題需要解決。一個基本的問題就是動態(tài)可重構(gòu)FPGA芯片中的可重構(gòu)功能單元(Reconfigurable Functional Unit，RFU)的模塊布局問題和模塊間的布線問題。 本文從基本的FPGA芯片結(jié)構(gòu)和CAD算法談起，介紹了可重構(gòu)計算的概念，建立了可重構(gòu)計算系統(tǒng)模型和動態(tài)可重構(gòu)FPGA芯片模型，在此模型上提出一個基于劃分和時延驅(qū)動的在線布局算法，和一個基于Pathfinder協(xié)商擁塞算法的布線算法，來解決動態(tài)可重構(gòu)FPGA芯片的布局和布線問題。由硬件描述語言(Hardware Description Language，HDL)描述的電路首先被劃分成有限數(shù)目的層，然后將這些電路層布局到芯片的每一層，同時確保關(guān)鍵路徑的時延最小。實驗結(jié)果表明，布局算法與傳統(tǒng)的布局算法(或者文獻[37]中的算法)相比，在時延上平均減少27％，在線長上平均減少34％(或者11％)，在運行時間上平均減少42％(或者97％)。布線算法與傳統(tǒng)的布線算法相比，能夠?qū)⒕€長降低26％，將水平通道寬度降低27％，顯示出較高的性能。
標簽： FPGA 動態(tài)可重構(gòu) 布局布線 算法研究
上傳時間： 2013-05-24
上傳用戶：Neoemily
《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣，內(nèi)容包括中央處理器、指令系統(tǒng)、存儲系統(tǒng)、總線和輸入輸出系統(tǒng)等方面，學(xué)生在學(xué)習(xí)該課程時，普遍覺得內(nèi)容抽象難于理解。但借助于該計算機組成原理實驗系統(tǒng)，學(xué)生通過實驗環(huán)節(jié)，可以進一步融會貫通學(xué)習(xí)內(nèi)容，掌握計算機各模塊的工作原理，相互關(guān)系的來龍去脈。 為了增強實驗系統(tǒng)的功能，提高系統(tǒng)的靈活性，降低實驗成本，我們采用FPGA芯片技術(shù)來徹底更新現(xiàn)有的計算器組成原理實驗平臺。該技術(shù)可根據(jù)用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯，F(xiàn)PGA芯片具有重復(fù)編程能力，使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統(tǒng)設(shè)計概念，使實驗系統(tǒng)具有極強的靈活性和適應(yīng)性。它不僅使該系統(tǒng)性能的改進和擴充變得十分簡易和方便，而且使學(xué)生自己設(shè)計不同的實驗變?yōu)榭赡堋Ｓ嬎銠C組成原理實驗的最終目的是讓學(xué)生能夠設(shè)計CPU，但首先，學(xué)生必須知道CPU的各個功能部件是如何工作，以及相互之間是如何配合構(gòu)成CPU的。因此，我們必須先設(shè)計出一個教學(xué)用的以FPGA芯片為核心的硬件平臺，然后在此基礎(chǔ)上開發(fā)出VHDL部件庫及主要邏輯功能，并設(shè)計出一套實驗。 本文重點研究了基于FPGA芯片的VHDL硬件系統(tǒng)，由于VHDL的高標準化和硬件描述能力，現(xiàn)代CPU的主要功能如計算，存儲，I/O操作等均可由VHDL來實現(xiàn)。同時設(shè)計實驗內(nèi)容，包括時序電路的組成及控制原理實驗、八位運算器的組成及復(fù)合運算實驗、存儲器實驗、數(shù)據(jù)通路實驗、浮點運算器實驗、多流水線處理器實驗等，這些實驗形成一個相互關(guān)聯(lián)的系統(tǒng)。每個實驗先由教師講解原理及原理圖，學(xué)生根據(jù)教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學(xué)生實驗實際上是編寫VHDL，不需要寫得很復(fù)雜，只要能調(diào)用接口，然后將程序燒入平臺，這樣既不會讓學(xué)生花太多的時間在畫電路圖上，又能讓學(xué)生更好的理解每個部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實驗平臺，即實驗系統(tǒng)的硬件組成。系統(tǒng)采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據(jù)不同的實驗要求，規(guī)劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯，通過把實驗邏輯下載到FPGA芯片中構(gòu)成自己的實驗平臺。 其次，論文詳細的闡述了VHDL模塊化設(shè)計，如何運用VHDL技術(shù)來依次實現(xiàn)CPU的各個功能部件。VHDL語言作為一種國際標準化的硬件描述語言，自1987年獲得IEEE批準以來，經(jīng)過了1993年和2001年兩次修改，至今已被眾多的國際知名電子設(shè)計自動化(EDA)工具研發(fā)商所采用，并隨同EDA設(shè)計工具一起廣泛地進入了數(shù)字系統(tǒng)設(shè)計與研發(fā)領(lǐng)域，目前已成為電子業(yè)界普遍接受的一種硬件設(shè)計技術(shù)。再次，論文針對實驗平臺中遇到的較為棘手的多流水線等問題，也進行了深入的闡述和剖析。學(xué)生需要什么樣的實驗條件，實驗內(nèi)容及步驟才能了解當今CPU所采用的核心技術(shù)，才能掌握CPU的設(shè)計，運行原理。另外，本論文的背景是需要學(xué)生熟悉基本的VHDL知識或技能，因為實驗是在編寫VHDL代碼的前提下完成的。 本文在基于實驗室的環(huán)境下，基本上較為完整的實現(xiàn)了一個基于FPGA的實驗平臺方案。在此基礎(chǔ)上，進行了部分功能的測試和部分性能方面的分析。本論文的研究，為FPGA在實際系統(tǒng)中的應(yīng)用提供研究思路和參考方案。論文的研究結(jié)果將對FPGA與VHDL標準的進一步發(fā)展具有重要的理論和現(xiàn)實意義。
上傳時間： 2013-04-24
上傳用戶：小強mmmm
雷達即無線電探測和測距。雷達裝在船上用于航行避讓、船舶定位和引航的稱為船用導(dǎo)航雷達。船用導(dǎo)航雷達是測定本船位置和預(yù)防沖撞事故所不可缺少的系統(tǒng)。它能夠準確捕獲其它船只、陸地、航線標志等物標信息，并將其顯示在顯示屏上。 本文圍繞船用導(dǎo)航雷達展開了研究，研究內(nèi)容分為以下幾個部分： 首先介紹了雷達的概念、基本原理和主要應(yīng)用，而且詳細敘述了船用導(dǎo)航雷達的發(fā)展和工作原理及特性。 然后根據(jù)雷達的基本原理和船用導(dǎo)航雷達的特點，設(shè)計了基于FPGA、ARM、DSP的船用導(dǎo)航雷達系統(tǒng)，并采用了DDR SDRAM存儲器。ARM、DSP和FPGA是當今主流的高速數(shù)字信號處理芯片，滿足了船用導(dǎo)航雷達系統(tǒng)的要求。 最后根據(jù)VGA顯示器的原理和雷達圖像的疊加原理，實現(xiàn)了基于FPGA的VGA雷達圖像疊加顯示，并得到了所需的雷達圖像。從結(jié)果可以看出，本系統(tǒng)的設(shè)計是符合要求的。
標簽： FPGA 嵌入式 導(dǎo)航雷達 顯示系統(tǒng)
上傳時間： 2013-07-20
上傳用戶：dwzjt
很多工程師，特別是剛從大學(xué)畢業(yè)后從事產(chǎn)品開發(fā)及改良的電子工程師，對于運放的使用，知識單純的copy，其實并沒有搞清楚運放里面的基本的概念，這篇文章，重點介紹了關(guān)于運放參數(shù)的解釋，希望可以幫助到一起同仁。
上傳時間： 2013-04-24
上傳用戶：13517191407
采用現(xiàn)場可編程門陣列(FPGA)可以快速實現(xiàn)數(shù)字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時常常需要數(shù)小時的時間，以至于許多設(shè)計者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價來提高編制速度。電路編制過程中大部分時間花費在布線階段，因此有效的布線算法能極大地減少布線時間。 許多布線算法已經(jīng)被開發(fā)并獲得應(yīng)用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當前最為流行的兩種。然而它們各有缺點：基于SAT的布線算法在可擴展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當實際問題具有嚴格的布線約束條件時，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問題的新型算法，具體研究工作和結(jié)果可歸納如下。 1、在全面調(diào)查FPGA結(jié)構(gòu)的最新研究動態(tài)的基礎(chǔ)上，確定了一種FPGA布線結(jié)構(gòu)模型，即一個基于SRAM的對稱陣列(島狀)FPGA結(jié)構(gòu)作為研究對象，該模型僅需3個適合的參數(shù)即能表示布線結(jié)構(gòu)。為使所有布線算法可在相同平臺上運行，選擇了美國北卡羅來納州微電子中心的20個大規(guī)模電路作為基準，并在布線前采用VPR399對每個電路都生成30個布局，從而使所有的布線算法都能夠直接在這些預(yù)制電路上運行。 2、詳細研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協(xié)商的性能驅(qū)動的布線算法PathFinder，一種快速的時延驅(qū)動的布線算法VPR430和一種協(xié)商A
上傳時間： 2013-05-18
上傳用戶：ukuk
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
