摘 要：研究一種基于FPGA的多路視頻合成系統(tǒng)。系統(tǒng)接收16路ITU656格式的視頻數(shù)據(jù)，按照畫面分割的要求對視頻數(shù)據(jù)流進(jìn)行有效抽取和幀合成處理，經(jīng)過視頻編碼芯片轉(zhuǎn)換成模擬信號輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統(tǒng)利用FPGA的高速并行處理能力的優(yōu)勢，應(yīng)用靈活的的多路視頻信號的合成技術(shù)和數(shù)字圖像處理算法，實(shí)現(xiàn)實(shí)時處理多路視頻數(shù)據(jù)。
上傳時間： 2014-12-05
上傳用戶：jiangfire
伺服舵機(jī)作為基本的輸出執(zhí)行機(jī)構(gòu)廣泛應(yīng)用于 遙控航模以及人形機(jī)器人的控制中。舵機(jī)是一種位 置伺服的驅(qū)動器，其控制信號是PWM信號.，利 用占空比的變化改變舵機(jī)的位置，也可使用FPGA、 模擬電路、單片機(jī)來產(chǎn)生舵機(jī)的控制信號舊。應(yīng) 用模擬電路產(chǎn)生PWM信號，應(yīng)用的元器件較多， 會增加電路的復(fù)雜程度；若用單片機(jī)產(chǎn)生PWM信 號，當(dāng)信號路數(shù)較少時單片機(jī)能滿足要求，但當(dāng) PWM信號多于4路時，由于單片機(jī)指令是順序執(zhí) 行的，會產(chǎn)生較大的延遲，從而使PWM信號波形 不穩(wěn)，導(dǎo)致舵機(jī)發(fā)生顫振。
上傳時間： 2014-12-28
上傳用戶：ainimao
介紹了多入多出-正交頻分復(fù)用（MIMO-OFDM）系統(tǒng)，并分析了其發(fā)射機(jī)的實(shí)現(xiàn)原理。充分利用Altera公司Stratix系列現(xiàn)場可編程門陣列（FPGA）芯片和IP（知識產(chǎn)權(quán)）核，提出了一種切實(shí)可行的MIMO-OFDM基帶系統(tǒng)發(fā)射機(jī)的FPGA實(shí)現(xiàn)方法。重點(diǎn)論述了適合于FPGA實(shí)現(xiàn)的對角空時分層編碼（D-BLAST）的方法和實(shí)現(xiàn)原理以及各個主要模塊的工作原理。并給出了其在ModelSim環(huán)境下的仿真結(jié)果。結(jié)果表明，本設(shè)計具有設(shè)計簡單、快速、高效和實(shí)時性好等特點(diǎn)。
標(biāo)簽： MIMO-OFDM FPGA 基帶系統(tǒng) 發(fā)射機(jī)
上傳時間： 2013-10-13
上傳用戶：Aeray
七天玩轉(zhuǎn)Altera：學(xué)習(xí)FPGA必經(jīng)之路包括基礎(chǔ)篇、時序篇和驗(yàn)證篇三個部分。
上傳時間： 2013-10-11
上傳用戶：woshinimiaoye
《基于Xilinx FPGA的OFDM通信系統(tǒng)基帶設(shè)計》附帶的代碼
標(biāo)簽： Xilinx FPGA OFDM 通信系統(tǒng)
上傳時間： 2014-01-10
上傳用戶：15501536189
隨著SoC設(shè)計復(fù)雜度的提高，驗(yàn)證已成為集成電路設(shè)計過程中的瓶頸，而FPGA技術(shù)的快速發(fā)展以及良好的可編程特性使基于FPGA的原型驗(yàn)證越來越多地被用于SoC系統(tǒng)的設(shè)計過程。本文討論了GPS基帶的驗(yàn)證方案以及基于FPGA的設(shè)計實(shí)現(xiàn)，并對驗(yàn)證過程中的問題進(jìn)行了分析，并提出相應(yīng)的解決辦法。
上傳時間： 2013-10-22
上傳用戶：sxdtlqqjl
為有效控制固態(tài)功率調(diào)制設(shè)備,提高系統(tǒng)的可調(diào)性和穩(wěn)定性,介紹了一種基于現(xiàn)場可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅(qū)動觸發(fā)器的設(shè)計方法和實(shí)現(xiàn)電路。該觸發(fā)器可選擇內(nèi)或外觸發(fā)信號,可遙控或本控,能產(chǎn)生多路頻率、寬度和延時獨(dú)立可調(diào)的脈沖信號,信號的輸入輸出和傳輸都使用光纖。將該觸發(fā)器用于高壓IGBT(3300 V/ 800 A) 感應(yīng)疊加脈沖發(fā)生器中進(jìn)行實(shí)驗(yàn)測試,給出了實(shí)驗(yàn)波形。結(jié)果表明,該多路高壓IGBT驅(qū)動觸發(fā)器輸出脈沖信號達(dá)到了較高的調(diào)整精度,頻寬’脈寬及延時可分別以步進(jìn)1 Hz、0. 1μs、0. 1μs 進(jìn)行調(diào)整,滿足了脈沖發(fā)生器的要求,提高了脈沖功率調(diào)制系統(tǒng)的性能。
上傳時間： 2013-10-22
上傳用戶：zhulei420
高速串并轉(zhuǎn)換器的設(shè)計是FPGA 設(shè)計的一個重要方面,傳統(tǒng)設(shè)計方法由于采用FPGA 的內(nèi)部邏輯資源來實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺中多路高速串并轉(zhuǎn)換器的設(shè)計為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號的串并轉(zhuǎn)換,并且減少了設(shè)計復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽： FPGA 多路 串并轉(zhuǎn)換
上傳時間： 2013-11-03
上傳用戶：王小奇
帶解碼四路無線遙控接收模塊
上傳時間： 2013-11-13
上傳用戶：小眼睛LSL
參照3GPP LTE的E-UTRA物理層規(guī)范，提出了一種鏈路自適應(yīng)方案。實(shí)時調(diào)整傳輸功率以補(bǔ)償信道的衰落，建立SNR-BLER曲線，在給定滿足一定業(yè)務(wù)的目標(biāo)BLER的條件下，找到各個MCS的SNR切換門限值，從而實(shí)現(xiàn)鏈路自適應(yīng)。仿真結(jié)果表明，在保證通信質(zhì)量的前提下，自適應(yīng)方案比固定MCS有著明顯的頻譜效率增益，使無線資源得到優(yōu)化配置；同時刪減了頻譜效率沒有增益的MCS，降低系統(tǒng)復(fù)雜度。
標(biāo)簽： LTE 鏈路 自適應(yīng)技術(shù) 中的應(yīng)用
上傳時間： 2013-12-22
上傳用戶：xsnjzljj
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
