基于DVBS標(biāo)準(zhǔn)的射頻調(diào)制器設(shè)計(jì)與FPGA實(shí)現(xiàn)
標(biāo)簽： FPGA 頻調(diào) 制器設(shè)計(jì)
上傳時(shí)間： 2013-06-14
上傳用戶：ABCD_ABCD
本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對16QAM算法實(shí)現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實(shí)意義。 論文對16QAM軟件實(shí)現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入研究了軟件無線電核心技術(shù)數(shù)字下變頻原理和其實(shí)現(xiàn)結(jié)構(gòu)；對CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究；16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計(jì)采用自項(xiàng)向下設(shè)計(jì)思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實(shí)現(xiàn)代碼輸入；對系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實(shí)測調(diào)試相結(jié)合方法。 論文首先對16QAM調(diào)制解調(diào)算法進(jìn)行系統(tǒng)級仿真，并對實(shí)現(xiàn)的各模塊的可行性仿真驗(yàn)證，在此基礎(chǔ)上，完成了調(diào)制端16QAM信號的時(shí)鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊；解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實(shí)現(xiàn)了16QAM調(diào)制器；給出了中頻信號時(shí)域測試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實(shí)現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對增強(qiáng)型數(shù)字鎖相環(huán)EPLL的實(shí)現(xiàn)結(jié)構(gòu)進(jìn)行了研究和性能分析。
標(biāo)簽： FPGA QAM 16 調(diào)制
上傳時(shí)間： 2013-07-29
上傳用戶：hwl453472107
基于FPGA的DVB-T COFDM調(diào)制解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)
標(biāo)簽： DVB-TCOFDM 調(diào)制解調(diào)器
上傳時(shí)間： 2013-05-22
上傳用戶：fzy309228829
基于FPGA的GPS中頻信號捕獲算法及其采樣器實(shí)現(xiàn)
上傳時(shí)間： 2013-07-02
上傳用戶：WsyzxxnSej
基于FPGA的MJPEG視頻解碼器的芯片設(shè)計(jì)
上傳時(shí)間： 2013-06-10
上傳用戶：wanqunsheng
基于FPGA的Turbo碼編譯碼器實(shí)現(xiàn)基于FPGA的Turbo碼編譯碼器實(shí)現(xiàn)
上傳時(shí)間： 2013-06-13
上傳用戶：ippler8
本文在闡述卷積碼編解碼器基本工作原理的基礎(chǔ)上，提出了在MAX+PlusⅡ開發(fā)平臺(tái)上基于VHDL語言設(shè)計(jì)（2，1，6）卷積碼編解碼器的方法。
上傳時(shí)間： 2013-06-16
上傳用戶：zfh920401
文章首先分析比較了光伏并網(wǎng)逆變器的各種主電路結(jié)構(gòu)優(yōu)缺點(diǎn)，提出適合小 功率光伏系統(tǒng)的兩級式并網(wǎng)結(jié)構(gòu)，并對前級DC-DC電路和后級DC-AC分別進(jìn)行 了電路結(jié)構(gòu)的選擇。
上傳時(shí)間： 2013-06-14
上傳用戶：jjj0202
反激式轉(zhuǎn)換器在筆記本適配器市場很普及，這種轉(zhuǎn)換器工作在電流模式控制，使其非常適合于低成本且堅(jiān)固的結(jié)構(gòu)。這類轉(zhuǎn)換器的典型應(yīng)用如圖1所示。其中的控制器采用了NCP1271，這一器件工作在固定頻率電流模式控制，包含眾多的實(shí)用特性，如基于定時(shí)器的短路保護(hù)、提供利于抑制電磁干擾(EMI)信號的頻率調(diào)制技術(shù)，以及工作在軟工作模式的跳周期功能，以滿足沒有可聽噪聲時(shí)的待機(jī)能耗要求。這些轉(zhuǎn)換器通常用于低電源輸入時(shí)工作在連續(xù)導(dǎo)電模式(CCM)以降低導(dǎo)電損耗，而在高電源輸入時(shí)自然轉(zhuǎn)換到非連續(xù)導(dǎo)電模式(DCM)工作。在本文的案例中，假定硬件設(shè)計(jì)已經(jīng)完成，這表示已經(jīng)選擇好變壓器初級電感Lp、變壓器匝數(shù)比N及剩余元件。TL431單獨(dú)考慮，等待選擇補(bǔ)償元件。
標(biāo)簽： 431 TL 開關(guān)電源 環(huán)路
上傳時(shí)間： 2013-06-03
上傳用戶：cjl42111
基于FPGA技術(shù)的HDLC幀收發(fā)器的設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間： 2013-05-24
上傳用戶：lindor
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
