AL-FGB系列復合式過電壓保護器 AL-FGB型三相復合式過電壓保護器（簡稱AL-FGB）是我公司針對現行各類過電壓保護器保護弱點而研制的新一代專利產品，將組容吸收器和避雷器的功能有機結合在一起，專用于35KV及以下中壓電網中，主要用來吸收真空斷路器、真空接觸器在開斷感性負載時產生的高頻操作過電壓，同時具有吸收大氣過電壓及其他形式的暫態沖擊過電壓的功能； 因此具備一系列其它類型過電壓保護器無法比擬的優點。可廣泛地應用于真空斷路器操作的電動機、電抗器、變壓器等配電線路中。 該產品使過電壓保護器的整體功能實現了重大突破，是目前功能最全面、保護最完善的產品。符合國家產業政策及國家電氣產品無油化、小型化、節能環保等發展趨勢，具有顯著的技術經濟效益和廣泛的社會效益，是我國電力建設尤其是城鄉電網改造急需的產品。 該產品廣泛應用于發電廠、變（配）電站、各種水利設施、礦山、石油、化工、冶金以及其他各類工業企業等。 1、全面抑制雷電和操作過電壓的危害，功能強大，保護更全面 在中壓電網中，由于真空電器產品（真空斷路器、真空接觸器、真空負荷開關、真空重合器等）的滅弧能力特別強，在關、合感性負載（發電機、變壓器、電抗器和電動機等）時，容易引發截流過電壓、多次重燃過電壓及三相同時開斷過電壓。這些操作過電壓具有高幅值、高陡度（振蕩頻率高達105～106HZ），對感性負載的危害性極大，被稱為“電機殺手”。 目前各類避雷器和組合式過電壓保護器，都是利用氧化鋅閥片的殘壓限制過電壓的幅值，只限幅不限頻，用來防雷能起到好的效果，但對操作過電壓只治標不治本。 AL-FGB內部為氧化鋅閥片和電阻電容的有機組合，兼有氧化鋅閥片型避雷器與阻容吸收器的優點，從根本上克服了單純氧化鋅閥片型避雷器與阻容吸收器各自不可避免的缺點，不但能夠防雷，而且能有效抑制上述操作過電壓的幅值和陡度；雙效合一，至善盡美。 2、雙回路設計，功能互補，相互保護 操作過電壓保護阻容回路Ⅰ和避雷保護回路Ⅱ有機結合，保護功能互不干涉，還能相互保護。如圖2-1。 當雷電波侵入時，阻容回路Ⅰ不通（但可輔助減緩波頭陡度），雷電波按實線路徑，經避雷回路Ⅱ泄入大地；同時保護了阻容回路中電容器，避免其因承受過高雷電過電壓而擊穿。當高頻振蕩的操作過電壓侵入時，則按虛線路徑，經阻容回路Ⅰ流通，限幅降頻；同時減少避雷回路的動作次數，保護閥片，延長產品壽命。 3、降低陡度，排除匝間擊穿危險性； 感性負載的匝間電位梯度與電流陡度（di/dt）成正比，操作過電壓陡度極高，對匝間絕緣危害極大，且易使斷路器重燃。現場許多事故實例都證明，在操作過電壓作用下，電機和變壓器的損壞部位大多集中在匝間，且以進線端的匝間為主，這說明高陡度對帶繞組的電氣設備危害極大。 AL-FGB設計的阻容回路能夠有效降低操作過電壓的振蕩頻率，緩解波頭陡度，從而降低繞組間的電位梯度，且能減少斷路器的重燃機率，成功抑制高陡度對電氣設備的危害。 目前同類的過電壓保護設備，如避雷器、各類組合式過電壓保護器等，對改變操作過電壓的振蕩頻率、降低陡度無能為力，即不能防治高陡度對感性負載匝間造成的損傷。 4、自控接入，環保節能； AL-FGB增加了自控接入裝置，在正常運行時僅通過μA級電流，不僅節約電能，而且不向電網提供附加電容電流，保證系統穩定工作。具體參數設計保證其在需要時能夠迅速接入電網，保護即時，而且接入電網工頻電壓性能穩定、分散性小、不受大氣條件影響。 設置自控接入裝置對消除諧振過電壓（注：不超過AL- FGB的承受能力）也具有一定作用。當諧振過電壓幅值高至危害電氣設備時，AL-FGB接入電網，電容器增大主回路電容，有利于破壞諧振條件，電阻阻尼震蕩，有利于降低諧振過電壓幅值。 5、免受諧波侵擾，適應的電網運行環境更廣； 電網中常含有高次諧波分量，使電容回路的電流異常增大，電阻過熱，對過電壓保護設備的正常運行不利。 AL-FGB能免受高次諧波侵擾:因為它增加了自控接入裝置,在正常運行或發生單相接地異常運行時都與電網隔離,所以可以在高次諧波含量較高的電網中工作,適應的電網運行環境更廣。 6、自控脫離，有效控制事故范圍； 諧振過電壓、間歇性弧光接地過電壓等系統過電壓，持續時間長、能量大，但幅度和陡度都不是很高。這類系統過電壓極易損壞過電壓保護設備，出現爆炸等現象。 AL-FGB增加了自控脫離裝置，能實現自我保護功能。當系統過電壓超過AL-FGB的承受能力時，自控脫離裝置選擇自我脫離，保護本體，避免出現爆炸的現象，控制事故范圍，延長使用壽命，運行更安全更經濟。 7、既可保護相對地，又可保護相間； 四極式聯接（如圖2-2），具體參數設計保證：不僅能保護相對地絕緣，而且能保護相間絕緣。本身為連體結構，體積小，性能穩定，而價格不高。 8、吸收容量大，保護范圍更廣； 針對35KV電網系統，AL-FGB電容容量高達0.05μF，保護范圍完全覆蓋該電網系統中的各類電氣設備，且裕量充足；針對35KV以下各類電網系統，其電容容量高達0.1μF，吸收容量更大，保護范圍更廣泛。 9、選材考究，VO級阻燃材質； 9.1 阻容回路 采用具有自愈功能的干式高壓電容器，這種電容器真正達到了防護型電容器的各項技術指標，其絕緣水平完全達到了GB311.1—1997標準的要求，該產品能在環境溫度上限，1.15UN和1.5IN下長期運行，在2UN下連續運行4小時不出現閃絡和擊穿；極間選用國外進口的優質、高性能的絕緣材料聚丙烯金屬化鍍膜為固體介質；各個電容器單元聯接后采用阻燃環氧樹脂灌封；電性能穩定可靠。 配置散熱性能良好的特制非線性無感電阻，可靠性大大提高，從而也大大提高了電力系統運行的可靠性和安全性，使用壽命更長。 9.2 避雷回路 采用非線性伏—安特性十分優異的氧化鋅閥片，具有良好的陡波響應特性，殘壓低、容量大、保護大氣過電壓可靠性高。 9.3外殼 采用阻燃級別達到最高級別的VO級進口材質，使用更放心。 10、動態記錄，清晰掌控設備運行狀況； 可根據用戶要求選裝放電動作記錄器，清晰掌控AL-FGB的工作動作狀況。
上傳時間： 2013-10-16
上傳用戶：sz_hjbf
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-21
上傳用戶：wxqman
有時候，做元件封裝的時候，做得不是按中心設置為原點（不提倡這種做法），所以制成之后導出來的坐標圖和直接提供給貼片廠的要求相差比較大。比如，以元件的某一個pin 腳作為元件的原點，明顯就有問題，直接修改封裝的話，PCB又的重新調整。所以想到一個方法：把每個元件所有的管腳的X坐標和Y坐標分別求平均值，就為元件的中心。
上傳時間： 2014-01-09
上傳用戶：xzt
徹底解決99在以往不能完全漢化的問題，全面實現漢化，具體到每個對話框和工作表，對初學者和英文不好的用戶非常實用，也非常簡單！ 用過的，麻煩頂一下我，或加一點分，謝謝啦！
上傳時間： 2013-10-24
上傳用戶：小眼睛LSL
電路板故障分析 維修方式介紹 ASA維修技術 ICT維修技術 沒有線路圖,無從修起 電路板太複雜,維修困難 維修經驗及技術不足 無法維修的死板,廢棄可惜 送電中作動態維修,危險性極高 備份板太多,積壓資金 送國外維修費用高,維修時間長 對老化零件無從查起無法預先更換 維修速度及效率無法提升,造成公司負擔,客戶埋怨 投資大量維修設備,操作複雜,績效不彰
上傳時間： 2013-11-09
上傳用戶：chengxin
enter——選取或啟動 esc——放棄或取消 f1——啟動在線幫助窗口 tab——啟動浮動圖件的屬性窗口 pgup——放大窗口顯示比例 pgdn——縮小窗口顯示比例 end——刷新屏幕 del——刪除點取的元件（1個） ctrl+del——刪除選取的元件（2個或2個以上） x+a——取消所有被選取圖件的選取狀態 x——將浮動圖件左右翻轉 y——將浮動圖件上下翻轉 space——將浮動圖件旋轉90度 crtl+ins——將選取圖件復制到編輯區里 shift+ins——將剪貼板里的圖件貼到編輯區里 shift+del——將選取圖件剪切放入剪貼板里 alt+backspace——恢復前一次的操作 ctrl+backspace——取消前一次的恢復 crtl+g——跳轉到指定的位置 crtl+f——尋找指定的文字
上傳時間： 2013-11-01
上傳用戶：a296386173
PCB Layout Rule Rev1.70, 規範內容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規範”:為R&D Layout時必須遵守的事項, 否則SMT,DIP,裁板時無法生產. (2) “錫偷LAYOUT RULE建議規範”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規範”:為製造單位為提高量產良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規範”: Connector零件在未來應用逐漸廣泛, 又是SMT生產時是偏移及置件不良的主因,故製造希望R&D及採購在購買異形零件時能顧慮製造的需求, 提高自動置件的比例.
上傳時間： 2013-11-03
上傳用戶：tzl1975
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
PCB設計問題集錦 問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當板子布得很密時，情況更加嚴重。當我用Verify Design進行檢查時，會產生錯誤，但這種錯誤可以忽略。往往這種錯誤很多，有幾百個，將其他更重要的錯誤淹沒了，如何使Verify Design會略掉這種錯誤，或者在眾多的錯誤中快速找到重要的錯誤。 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯誤數目。但一定要檢查是否真正屬于不需要的文字。 問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關制造方面的一個檢查，您沒有相關設定，所以可以不檢查。 問： 怎樣導出jop文件？答：應該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件。現在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點擊OK/完成然后在低版本的powerPCB與PADS產品中Import保存的ASC文件，再保存為JOB文件。 問： 怎樣導入reu文件？答：在ECO與Design 工具盒中都可以進行，分別打開ECO與Design 工具盒，點擊右邊第2個圖標就可以。 問： 為什么我在pad stacks中再設一個via:1(如附件）和默認的standardvi(如附件）在布線時V選擇1，怎么布線時按add via不能添加進去這是怎么回事，因為有時要使用兩種不同的過孔。答：PowerPCB中有多個VIA時需要在Design Rule下根據信號分別設置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時就比較方便。詳細設置方法在PowerPCB軟件通中有介紹。 問：為什么我把On-line DRC設置為prevent..移動元時就會彈出(圖2),而你們教程中也是這樣設置怎么不會呢?答：首先這不是錯誤,出現的原因是在數據中沒有BOARD OUTLINE.您可以設置一個,但是不使用它作為CAM輸出數據. 問：我用ctrl+c復制線時怎設置原點進行復制，ctrl+v粘帖時總是以最下面一點和最左邊那一點為原點 答： 復制布線時與上面的MOVE MODE設置沒有任何關系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問：用(圖4)進行修改線時拉起時怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了. 問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會有一條不能和在一起，而你教程里都會好好的(圖8)答：這可能還是與您的GRID 設置有關,不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個軟件都不相同,所以需要多練習。 問： 尊敬的老師:您好！這個圖已經畫好了，但我只對（如圖1）一種的完全間距進行檢查，怎么錯誤就那么多，不知怎么改進。請老師指點。這個圖在附件中請老師幫看一下，如果還有什么問題請指出來，本人在改進。謝！！！！！答：請注意您的DRC SETUP窗口下的設置是錯誤的,現在選中的SAME NET是對相同NET進行檢查,應該選擇NET TO ALL.而不是SAME NET有關各項參數的含義請仔細閱讀第5部教程. 問： U101元件已建好，但元件框的拐角處不知是否正確，請幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動建元件參數中有幾個不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對應U102和U103元件應寫什么數值，還有這兩個元件SILK怎么自動設置，以及SILK內有個圓圈怎么才能畫得與該元件參數一致。 答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點間的距離.請根據元件資料自己計算。
上傳時間： 2014-01-03
上傳用戶：Divine
y
標簽： PLC
上傳時間： 2013-11-02
上傳用戶：回電話#
