集成運放應用:一、實訓任務1 學會組裝集成運放應用電路；2 學會測試集成運放應用電路。二、實訓目標1 學會集成運放典型電路應用，理解集成運放應用電路的工作原理；
標簽： 集成運放
上傳時間： 2013-06-11
上傳用戶：busterman
當前，在系統級互連設計中高速串行I/O技術迅速取代傳統的并行I/O技術正成為業界趨勢。人們已經意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經達到了物理極限，不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統并行方法所無法提供的優點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統設計中，包括PC、消費電子、海量存儲、服務器、通信網絡、工業計算和控制、測試設備等。迄今業界已經發展出了多種串行系統接口標準，如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協議是為私有上層協議或標準上層協議提供透明接口的串行互連協議，它允許任何數據分組通過Aurora協議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協議在物理層采用千兆位串行技術，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優化支持范圍廣泛的應用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統、分布式服務器和存儲子系統等需要極高數據傳輸速率的應用。 傳統的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統的并行總線背板。現在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發展。它由PCI工業計算機制造商協會（PICMG）開發，其主要目的是定義一種開放的通信和計算架構，使它們能被方便而迅速地集成，滿足高性能系統業務的要求。ATCA作為標準串行總線結構，支持高速互聯、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發器，提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器，為企業從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規范。本文對串行高速通道技術的發展背景、現狀及應用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規范以及Aurora鏈路層協議進行了分析， 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具，可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯。
上傳時間： 2013-05-29
上傳用戶：frank1234
如今電力電子電路的控制旨在實現高頻開關的計算機控制，并向著更高頻率、更低損耗和全數字化的方向發展。現場可編程門陣列器件(FieldProgrammableGateArrays)是近年來嶄露頭角的一類新型集成電路，它具有簡潔、經濟、高速度、低功耗等優勢，又具有全集成化、適用性強，便于開發和維護(升級)等顯著優點。與單片機和DSP相比，FPGA的頻率更高、速度更快，這些特點順應了電力電子電路的日趨高頻化和復雜化發展的需要。因此，在越來越多的領域中FPGA得到了日益廣泛的發展和應用。 本文提出了一種采用現場可編程門陣列(FPGA)器件實現數字化通用PWM控制器的方案。該控制器能產生多路PWM脈沖，具有開關頻率可調、各路脈沖間的相位可調、接口簡單、響應速度快、易修改、可現場編程等特點，可應用于PWM的全數字化控制。文中對方案的實現進行了比較詳細的論述，包括A/D采樣控制、PI算法的實現、PWM波形的產生、各模塊的工作原理等。 本文還提出一種新型ZCT-PWMBoost變換器，詳細的分析了該變換器的工作過程，并采用基于FPGA的數字化通用PWM控制器對這種軟開關Boost變換器進行控制，給出了比較完滿的實驗結果。實驗結果驗證了該控制器以及該ZCTBoost變換器的可行性和有效性，
上傳時間： 2013-06-22
上傳用戶：yph853211
耦合、隔直和旁路電容的選擇。。對電源方面會有一定的幫助。。
上傳時間： 2013-06-03
上傳用戶：cc111
隨著科學技術的進步，電腦互聯網的普及，傳統糧倉人工監控的方式正在被更加方便和高精確度的檢測控制系統所替代。在單機局部檢測控制的基礎上，利用互聯網技術將整個糧倉測控系統集成在一起，通過網頁訪問方式，糧倉管理人員能夠更快更好地了解糧倉具體環境指標，各項溫濕度，氣體含量并通過控制電機等方式對環境各參數進行控制。 本文提出并設計了一套以ARM嵌入式開發板為核心的現代糧情測控系統。嵌入式糧情測控系統在傳感器采集到信號，進行處理后，將數據顯示在網頁和嵌入式開發板液晶屏上，通過TCP/IP協議，使用IE瀏覽器就可以在線查看實時數據，并且可以保存和打印數據，另外還可以通過網頁控制電機等設備工作。該系統硬件平臺使用ARM9微處理器S3C2410，以核心板和底板的方式組成，可以采集多路模擬和數字信號；支持標準RS232接口和USB通信接口；采用液晶顯示屏和觸摸屏的人機交互接口，為操作人員提供了良好的監控界面；軟件系統使用嵌入式Linux操作系統，通過交叉編譯模式，使用C語言編寫移植傳感器驅動和電機控制程序，使用Boa嵌入式WEB服務器和SQLite數據庫搭建遠程監控系統，使用MiniGUI圖形軟件系統編寫了終端界面程序，完成了人機交互界面的設計。 本文第一章綜合介紹了課題研究背景及嵌入式糧情測控系統的設計方案。第二章概述了嵌入式糧情測控系統的設計，包括嵌入式系統的特點及其軟硬件組成部分，以及系統設計中選用的各種傳感器及電機驅動器等。第三章詳細闡述了嵌入式糧情測控系統的實現，包括嵌入式系統軟件開發流程，傳感器和電機的驅動及控制程序，以及嵌入式WEB遠程監控系統的設計實現。第四章介紹了MiniGUI軟件界面的設計以及應用程序的設計。 論文最后對本課題的完成情況做了總結和評價，并且為本課題的發展提出了建議。
上傳時間： 2013-04-24
上傳用戶：龍飛艇
介紹了現場總線集成的必要性和現場總線控制系統（FCS）集成技術的發展。結合實例說明了基于Profibus-DP 現場總線控制系統集成技術的設計和實現，并給出了基Profibus-DP 現場總線控制系統
標簽： Profibus-DP 現場總線 控制系統 集成
上傳時間： 2013-05-19
上傳用戶：sztfjm
軌道電路是列車運行實現自動控制和遠程控制的基礎設備之一，鐵路信號系統是保證運輸安全的基礎設施，是實現鐵路統一指揮調度，保證列車運行安全、提高運輸效率和質量的關鍵技術設備，也是鐵路信息化的重要技術領域。 基于ARM與DSP的鐵路信號測試儀主要作用是及時測試鐵路信號狀況，反映鐵路運行的情況。開發此套系統是集測試25Hz相敏軌道電路的電壓自動記錄儀以及相位差監測儀、ZPW-2000A的載頻與低頻測試功能于一體，是性價比較高、功能齊全的監測管理系統，它發揮了ARM控制性好與DSP計算速度快的優勢，實現了互補。由于采用的主要是集成芯片，所以體積小，重量輕，功耗低和便于攜帶，便于現場檢測。在滿足要求的前提下，為降低開發成本提高可靠性，CPU采用LPC2210的ARM7芯片。為使測試儀直觀、操作簡便，系統提供了良好的人機界面，包括顯示，按鍵操作等。 論文對FFT以及相關算法進行了分析和Matlab仿真；論文中給出了時鐘電路、LCD電路、數據存儲器Flash、JTAG等各功能模塊的設計原理，完成了硬件電路設計；系統軟件設計遵循模塊化、自頂向下的設計思路。在軟件設計方面，首先采用的是傳統主循環控制方法，功能上主要實現了A/D采樣程序、LCD顯示程序、數據存儲程序等的設計，對兩路25Hz信號電壓相位差的計算，其誤差不人于1度。為了改善系統性能提高系統的實時性，系統中引入實時操作系統μC/OS-Ⅱ，也有利于代碼移植及系統功能擴展。
上傳時間： 2013-04-24
上傳用戶：隱界最新
常見的集成運放電路例子，了解運算放大器設計的常規思路，拓寬視野。
上傳時間： 2013-07-28
上傳用戶：cursor
(臺達)開關電源基本原理與設計介紹，比較實用
標簽： 開關電源
上傳時間： 2013-06-15
上傳用戶：ybysp008
高級數據鏈路控制規程，是由ISO開發，面向比特的數據鏈路層協議，具有差錯檢測功能強大、高效和同步傳輸的等特點，是通信領域中應用最廣泛的協議之一。隨著大規模電路的集成度和工藝水平不斷提高，ARM處理器上的高級數據鏈路控制器外設，幾乎涵蓋了HDLC規程常用的大部分子集。利用ARM芯片對HDLC通信過程進行控制，將具有成本低廉、靈活性好、便于擴展為操作系統下的應用程序等優點。本文在這一背景下，提出了在ARM下實現鏈路層傳輸的方案，在方案中實現了基于HDLC協議子集的簡單協議。 本文以嵌入式的高速發展為背景，對基于ARM核微處理器的鏈路層通信規程進行研究，闡述了HDLC幀的結構、特點和工作原理，提出了在ARM芯片上實現HDLC規程的兩種方法，同時給出其設計方案、關鍵代碼和調試方法。其中，重點對無操作系統時中斷模式下，以及基于操作系統時ARM芯片上實現HDLC規程的方法進行了探討設計。
標簽： ARM 高級數據鏈路控制規程
上傳時間： 2013-08-04
上傳用戶：時代將軍
