使用VHDL設(shè)計(jì)一個(gè)適用於ETSI OFDM的時(shí)間和頻率同步處理器
標(biāo)簽： VHDL ETSI OFDM
上傳時(shí)間： 2015-09-21
上傳用戶：luke5347
以wxWidget撰寫的簡繁體中文轉(zhuǎn)換程式 已在Linux上編譯過
標(biāo)簽： wxWidget Linux 程式
上傳時(shí)間： 2014-05-28
上傳用戶：sunjet
本文提出一個(gè)根值4 蝴蝶元素使用(m, n) - 櫃臺減少硬體複雜, 延遲時(shí)間, 和電力消費(fèi)被介入在使用常規(guī)加法器。並且一臺修改過的換向器為FFT 算法被描述與用管道運(yùn)輸?shù)膶?shí)施一起為連續(xù)輸入資料減少資料記憶要求。
標(biāo)簽： FFT 元素 修改 加法器
上傳時(shí)間： 2015-12-04
上傳用戶：541657925
陽曆與陰曆換算 很好用的陰曆與陰曆互相轉(zhuǎn)換的Pascal程式庫
標(biāo)簽： Pascal 程式
上傳時(shí)間： 2013-12-24
上傳用戶：hfmm633
將VHDL設(shè)計(jì)轉(zhuǎn)換成Verilog設(shè)計(jì)的程式
標(biāo)簽： Verilog VHDL 程式
上傳時(shí)間： 2016-01-18
上傳用戶：wkchong
B樹及其B+樹的實(shí)現(xiàn)代碼，支持模版（數(shù)據(jù)類型，M值）
標(biāo)簽： 樹 代碼
上傳時(shí)間： 2016-02-22
上傳用戶：jhksyghr
sigma-delta ADC轉(zhuǎn)換之matlab模型，整個(gè)系統(tǒng)都可模擬。
標(biāo)簽： sigma-delta matlab ADC 模型
上傳時(shí)間： 2014-01-24
上傳用戶：xjz632
GB GIB5 互相轉(zhuǎn)換， 以及簡體 正體 互相轉(zhuǎn)換。
標(biāo)簽： GIB5 GB
上傳時(shí)間： 2016-05-16
上傳用戶：tedo811
Description Calculate a+b Input Two integer a,b (0<=a,b<=101000) Output Output a + b Sample Input 5 7 Sample Output 12
標(biāo)簽： Description Calculate integer 101000
上傳時(shí)間： 2014-01-25
上傳用戶：tonyshao
利用MSP430來實(shí)現(xiàn)DA轉(zhuǎn)換 罕布錯(cuò)用的
標(biāo)簽： MSP 430
上傳時(shí)間： 2014-08-27
上傳用戶：wyc199288
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
