污影院在线观看,欧美成人一品,亚洲视频专区在线

外設(shè)

開關(guān)電源基本原理與設(shè)計介紹-62頁-2.3M-ppt.ppt

專輯類-開關(guān)電源相關(guān)專輯-119冊-749M 開關(guān)電源基本原理與設(shè)計介紹-62頁-2.3M-ppt.ppt

標(biāo)簽： M-ppt 2.3 62

上傳時間： 2013-05-18

上傳用戶：lyy1234
電子連接器設(shè)計基礎(chǔ)-35頁-1.3M.ppt

專輯類-實用電子技術(shù)專輯-385冊-3.609G 電子連接器設(shè)計基礎(chǔ)-35頁-1.3M.ppt

標(biāo)簽： 1.3 35 接器

上傳時間： 2013-04-24

上傳用戶：cuiqiang
MATLAB-程式設(shè)計與應(yīng)用-張智星.zip

專輯類-多媒體相關(guān)專輯-48個-11.7G MATLAB-程式設(shè)計與應(yīng)用-張智星.zip

標(biāo)簽： MATLAB zip 程式

上傳時間： 2013-04-24

上傳用戶：yx007699
包裝工程設(shè)計手冊-590頁-10.7M.pdf

專輯類-機械五金類專輯-84冊-3.02G 包裝工程設(shè)計手冊-590頁-10.7M.pdf

標(biāo)簽： 10.7 590 工程

上傳時間： 2013-07-05

上傳用戶：pinksun9
(臺達(dá))開關(guān)電源基本原理與設(shè)計介紹

(臺達(dá))開關(guān)電源基本原理與設(shè)計介紹，比較實用

標(biāo)簽： 開關(guān)電源

上傳時間： 2013-06-15

上傳用戶：ybysp008
用FPGA設(shè)計數(shù)字系統(tǒng)

用FPGA設(shè)計數(shù)字系統(tǒng)，2007年上海FPGA研修班王巍老師講義

標(biāo)簽： FPGA 數(shù)字系統(tǒng)

上傳時間： 2013-08-16

上傳用戶：duoshen1989
FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計改善即時應(yīng)用性能

FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計改善即時應(yīng)用性能，臺灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章

標(biāo)簽： FPGA 嵌入式系統(tǒng) 性能

上傳時間： 2013-08-20

上傳用戶：liuwei6419
pcb layout design(臺灣硬件工程師15年經(jīng)驗

PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設(shè)置處:Setup􀃆pads􀃆stacks

標(biāo)簽： layout design pcb 硬件工程師

上傳時間： 2013-10-22

上傳用戶：pei5
電路板維修相關(guān)技術(shù)資料

電路板故障分析維修方式介紹 ASA維修技術(shù) ICT維修技術(shù) 沒有線路圖,無從修起電路板太複雜,維修困難維修經(jīng)驗及技術(shù)不足無法維修的死板,廢棄可惜送電中作動態(tài)維修,危險性極高備份板太多,積壓資金送國外維修費用高,維修時間長對老化零件無從查起無法預(yù)先更換維修速度及效率無法提升,造成公司負(fù)擔(dān),客戶埋怨投資大量維修設(shè)備,操作複雜,績效不彰

標(biāo)簽： 電路板維修技術(shù)資料

上傳時間： 2013-10-26

上傳用戶：neu_liyan
一種無片外電容LDO的穩(wěn)定性分析

電路如果存在不穩(wěn)定性因素，就有可能出現(xiàn)振蕩。本文對比分析了傳統(tǒng)LDO和無片電容LDO的零極點，運用電流緩沖器頻率補償設(shè)計了一款無片外電容LDO，電流緩沖器頻率補償不僅可減小片上補償電容而且可以增加帶寬。對理論分析結(jié)果在Cadence平臺基上于CSMC0.5um工藝對電路進(jìn)行了仿真驗證。本文無片外電容LDO的片上補償電容僅為3 pF，減小了制造成本。它的電源電壓為3.5~6 V，輸出電壓為3.5 V。當(dāng)在輸入電源電壓6 V時輸出電流從100 μA到100 mA變化時，最小相位裕度為830，最小帶寬為4.58 MHz

標(biāo)簽： LDO 無片外電容穩(wěn)定性分析

上傳時間： 2014-12-24

上傳用戶：wangjin2945