系統(tǒng)結(jié)構(gòu)如 圖 1所示 ， 從 系統(tǒng) 結(jié) 構(gòu)圖可 以看 出 ， 系統(tǒng)主要包括視頻信 號輸入模塊 ， 視頻信號處 理模 塊和視頻信號輸出模塊等 3個部分組成。各個模塊主要功能為： 視頻輸入模塊 將 采 集 的 多路 視 頻 信 號 轉(zhuǎn) 換成 數(shù) 字 信 號 送 到F P GA； 視頻處理模塊主要有F P GA 完成 ，根據(jù) 需要 對輸入 的數(shù)字視頻信號進(jìn)行處理 ； 視頻輸 出模塊將 F P GA處理后的信號轉(zhuǎn)換成模擬信號輸出到顯示器。
上傳時間： 2013-11-11
上傳用戶：shawvi
摘 要：研究一種基于FPGA的多路視頻合成系統(tǒng)。系統(tǒng)接收16路ITU656格式的視頻數(shù)據(jù)，按照畫面分割的要求對視頻數(shù)據(jù)流進(jìn)行有效抽取和幀合成處理，經(jīng)過視頻編碼芯片轉(zhuǎn)換成模擬信號輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統(tǒng)利用FPGA的高速并行處理能力的優(yōu)勢，應(yīng)用靈活的的多路視頻信號的合成技術(shù)和數(shù)字圖像處理算法，實現(xiàn)實時處理多路視頻數(shù)據(jù)。
上傳時間： 2014-12-05
上傳用戶：jiangfire
用FPGA設(shè)計多功能數(shù)字鐘
上傳時間： 2013-11-16
上傳用戶：1234567890qqq
隨著數(shù)字音頻技術(shù)的不斷發(fā)展，數(shù)字化音頻設(shè)備已廣泛應(yīng)用于廣播電視節(jié)目領(lǐng)域。鑒于專業(yè)數(shù)字音頻設(shè)備越來越多地需求，以及專用接收發(fā)送設(shè)備的復(fù)雜性，本設(shè)計采用Philips公司的ARM7控制芯片LPC2138結(jié)合音響設(shè)備專用芯片，設(shè)計一個簡單的AES/EBU（AES3）數(shù)字音頻收發(fā)系統(tǒng)，實現(xiàn)了專業(yè)AES3數(shù)字音頻的接收與發(fā)送。實驗顯示，在輸入1 kHz，24 dBu時，本設(shè)計的總諧波失真小于0.005%，信噪比大于90 dBu。
標(biāo)簽： 2138 AES3 LPC 數(shù)字音頻
上傳時間： 2013-11-11
上傳用戶：ruan2570406
基于DDS的多波形信號發(fā)生器設(shè)計
上傳時間： 2013-11-08
上傳用戶：kqc13037348641
本文介紹了在大規(guī)模FPGA設(shè)計中可以提高綜合效率和效果的多點綜合技術(shù)，本文適合大規(guī)模FPGA的設(shè)計者和Synplify pro的用戶閱讀。
上傳時間： 2013-11-23
上傳用戶：lbbyxmraon
基于Actel FPGA 的多串口擴(kuò)展設(shè)計采用了Actel 公司高集成度，小體積，低功耗，低系統(tǒng)成本，高安全性和可靠性的小容量FPGA—A3P030 進(jìn)行設(shè)計，把若干接口電路的功能集成到A3P030 中，實現(xiàn)了三路以上的串口擴(kuò)展。該設(shè)計靈活性高，可根據(jù)需求靈活實現(xiàn)并行總線擴(kuò)展三路UART 或者SPI 擴(kuò)展三路UART，波特率可以靈活設(shè)置。
標(biāo)簽： Actel FPGA 多串口 擴(kuò)展設(shè)計
上傳時間： 2013-10-18
上傳用戶：JIEWENYU
設(shè)計工程師通常在FPGA上實現(xiàn)FIFO(先進(jìn)先出寄存器)的時候，都會使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對性變差，某些情況下會變得不方便或者將增加硬件成本。此時，需要進(jìn)行自行FIFO設(shè)計。本文提供了一種基于信元的FIFO設(shè)計方法以供設(shè)計者在適當(dāng)?shù)臅r候選用。這種方法也適合于不定長包的處理。
標(biāo)簽： FPGA FIFO 信元 設(shè)計方法
上傳時間： 2014-01-13
上傳用戶：mengmeng444425
為有效控制固態(tài)功率調(diào)制設(shè)備,提高系統(tǒng)的可調(diào)性和穩(wěn)定性,介紹了一種基于現(xiàn)場可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅(qū)動觸發(fā)器的設(shè)計方法和實現(xiàn)電路。該觸發(fā)器可選擇內(nèi)或外觸發(fā)信號,可遙控或本控,能產(chǎn)生多路頻率、寬度和延時獨立可調(diào)的脈沖信號,信號的輸入輸出和傳輸都使用光纖。將該觸發(fā)器用于高壓IGBT(3300 V/ 800 A) 感應(yīng)疊加脈沖發(fā)生器中進(jìn)行實驗測試,給出了實驗波形。結(jié)果表明,該多路高壓IGBT驅(qū)動觸發(fā)器輸出脈沖信號達(dá)到了較高的調(diào)整精度,頻寬’脈寬及延時可分別以步進(jìn)1 Hz、0. 1μs、0. 1μs 進(jìn)行調(diào)整,滿足了脈沖發(fā)生器的要求,提高了脈沖功率調(diào)制系統(tǒng)的性能。
上傳時間： 2013-10-22
上傳用戶：zhulei420
高速串并轉(zhuǎn)換器的設(shè)計是FPGA 設(shè)計的一個重要方面,傳統(tǒng)設(shè)計方法由于采用FPGA 的內(nèi)部邏輯資源來實現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗證平臺中多路高速串并轉(zhuǎn)換器的設(shè)計為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計方法和16 路1 :8 串并轉(zhuǎn)換器的實現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計的多路串并轉(zhuǎn)換器可以實現(xiàn)800 Mbit/ s 輸入信號的串并轉(zhuǎn)換,并且減少了設(shè)計復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽： FPGA 多路 串并轉(zhuǎn)換
上傳時間： 2013-11-03
上傳用戶：王小奇
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
