亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

多內(nèi)核

  • 基于FPGA的GPIB接口IP核的研究與設計

    基于FPGA的GPIB接口IP核的研究與設計

    標簽： FPGA GPIB 接口 IP核

    上傳時間： 2013-11-04

    上傳用戶：bensonlly

  • ISE新建工程及使用IP核步驟詳解

    ISE新建工程及使用IP核步驟詳解

    標簽： ISE IP核 工程

    上傳時間： 2013-11-18

    上傳用戶：peterli123456

  • ISE_IP核創建教程及DDR3_ip核使用注意事項

    ISE_IP核創建教程及DDR3_ip核使用注意事項

    標簽： ISE_IP DDR ip 教程

    上傳時間： 2013-11-11

    上傳用戶：lmeeworm

  • 基于FPGA的多路視頻合成系統的設計

    　　摘 要：研究一種基于FPGA的多路視頻合成系統。系統接收16路ITU656格式的視頻數據，按照畫面分割的要求對視頻數據流進行有效抽取和幀合成處理，經過視頻編碼芯片轉換成模擬信號輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統利用FPGA的高速并行處理能力的優勢，應用靈活的的多路視頻信號的合成技術和數字圖像處理算法，實現實時處理多路視頻數據。

    標簽： FPGA 多路 視頻合成

    上傳時間： 2014-12-05

    上傳用戶：jiangfire

  • 基于FPGA的多功能多路舵機控制器的實現

    伺服舵機作為基本的輸出執行機構廣泛應用于 遙控航模以及人形機器人的控制中。舵機是一種位 置伺服的驅動器，其控制信號是PWM信號.，利 用占空比的變化改變舵機的位置，也可使用FPGA、 模擬電路、單片機來產生舵機的控制信號舊。應 用模擬電路產生PWM信號，應用的元器件較多， 會增加電路的復雜程度；若用單片機產生PWM信 號，當信號路數較少時單片機能滿足要求，但當 PWM信號多于4路時，由于單片機指令是順序執 行的，會產生較大的延遲，從而使PWM信號波形 不穩，導致舵機發生顫振。

    標簽： FPGA 多功能 多路 舵機

    上傳時間： 2014-12-28

    上傳用戶：ainimao

  • 基于FPGA的MIMO-OFDM基帶系統發射機的設計

    介紹了多入多出-正交頻分復用（MIMO-OFDM）系統，并分析了其發射機的實現原理。充分利用Altera公司Stratix系列現場可編程門陣列（FPGA）芯片和IP（知識產權）核，提出了一種切實可行的MIMO-OFDM基帶系統發射機的FPGA實現方法。重點論述了適合于FPGA實現的對角空時分層編碼（D-BLAST）的方法和實現原理以及各個主要模塊的工作原理。并給出了其在ModelSim環境下的仿真結果。結果表明，本設計具有設計簡單、快速、高效和實時性好等特點。

    標簽： MIMO-OFDM FPGA 基帶系統 發射機

    上傳時間： 2013-10-13

    上傳用戶：Aeray

  • 用FPGA設計多功能數字鐘

    用FPGA設計多功能數字鐘

    標簽： FPGA 多功能 數字

    上傳時間： 2013-11-16

    上傳用戶：1234567890qqq

  • 基于NiosII軟核處理器的步進電機接口設計

        NiosII軟核處理器是Altera公司開發，基于FPGA操作平臺使用的一款高速處理器，為了適應高速運動圖像采集，提出了一種基于NiosII軟核處理的步進電機接口設計，使用verilog HDL語言完成該接口設計，最后通過QuartusII軟件，給出了實驗仿真結果。

    標簽： NiosII 軟核處理器 步進電機 接口設計

    上傳時間： 2014-12-28

    上傳用戶：jiwy

  • 基于DDS的多波形信號發生器設計

    基于DDS的多波形信號發生器設計

    標簽： DDS 多波形 信號發生器

    上傳時間： 2013-11-08

    上傳用戶：kqc13037348641

  • 基于FPGA的DDS IP核設計方案

    以Altera公司的Quartus Ⅱ 7.2作為開發工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟核Nios II，構成可編程片上系統（SOPC），利用極少的硬件資源實現了可重構信號源。該系統基本功能都在FPGA芯片內完成，利用 SOPC技術，在一片 FPGA 芯片上實現了整個信號源的硬件開發平臺，達到既簡化電路設計、又提高系統穩定性和可靠性的目的。

    標簽： FPGA DDS IP核 設計方案

    上傳時間： 2013-11-06

    上傳用戶：songkun

主站蜘蛛池模板： 揭西县| 福泉市| 阳朔县| 高要市| 砀山县| 望奎县| 荔波县| 金塔县| 湖南省| 泾川县| 闵行区| 杭锦旗| 邢台市| 七台河市| 革吉县| 盐亭县| 孝义市| 奎屯市| 阿坝县| 南涧| 汝阳县| 西丰县| 屯昌县| 定边县| 岳阳市| 大关县| 新郑市| 台中市| 黄龙县| 台山市| 来凤县| 永丰县| 乌海市| 丘北县| 建始县| 无棣县| 定日县| 太康县| 方正县| 莱阳市| 博爱县|