<rt id="qmuyw"></rt>
<li id="qmuyw"></li> 通過對LCD1602/LCD12864顯示模塊控制時序和指令集的對比分析，利用Verilog HDL描述語言完成了多功能LCD顯示控制模塊的IP核設(shè)計．所設(shè)計的LCD顯示控制器具有很好的可移植性，只需通過端口的使能參數(shù)配置便可以驅(qū)動LCD1602/LCD12864模塊實(shí)現(xiàn)字符或圖形的實(shí)時顯示，并且該多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T144C8 FPGA芯片上得到了很好的驗(yàn)證．
上傳時間： 2014-06-23
上傳用戶：hasan2015
摘 要：研究一種基于FPGA的多路視頻合成系統(tǒng)。系統(tǒng)接收16路ITU656格式的視頻數(shù)據(jù)，按照畫面分割的要求對視頻數(shù)據(jù)流進(jìn)行有效抽取和幀合成處理，經(jīng)過視頻編碼芯片轉(zhuǎn)換成模擬信號輸出到顯示器，以全屏或多窗口模式顯示多路視頻畫面。系統(tǒng)利用FPGA的高速并行處理能力的優(yōu)勢，應(yīng)用靈活的的多路視頻信號的合成技術(shù)和數(shù)字圖像處理算法，實(shí)現(xiàn)實(shí)時處理多路視頻數(shù)據(jù)。
上傳時間： 2014-12-05
上傳用戶：jiangfire
伺服舵機(jī)作為基本的輸出執(zhí)行機(jī)構(gòu)廣泛應(yīng)用于 遙控航模以及人形機(jī)器人的控制中。舵機(jī)是一種位 置伺服的驅(qū)動器，其控制信號是PWM信號.，利 用占空比的變化改變舵機(jī)的位置，也可使用FPGA、 模擬電路、單片機(jī)來產(chǎn)生舵機(jī)的控制信號舊。應(yīng) 用模擬電路產(chǎn)生PWM信號，應(yīng)用的元器件較多， 會增加電路的復(fù)雜程度；若用單片機(jī)產(chǎn)生PWM信 號，當(dāng)信號路數(shù)較少時單片機(jī)能滿足要求，但當(dāng) PWM信號多于4路時，由于單片機(jī)指令是順序執(zhí) 行的，會產(chǎn)生較大的延遲，從而使PWM信號波形 不穩(wěn)，導(dǎo)致舵機(jī)發(fā)生顫振。
上傳時間： 2014-12-28
上傳用戶：ainimao
用FPGA設(shè)計多功能數(shù)字鐘
上傳時間： 2013-11-16
上傳用戶：1234567890qqq
基于DDS的多波形信號發(fā)生器設(shè)計
上傳時間： 2013-11-08
上傳用戶：kqc13037348641
本文介紹了在大規(guī)模FPGA設(shè)計中可以提高綜合效率和效果的多點(diǎn)綜合技術(shù)，本文適合大規(guī)模FPGA的設(shè)計者和Synplify pro的用戶閱讀。
標(biāo)簽： FPGA 大規(guī)模 多點(diǎn)
上傳時間： 2013-11-23
上傳用戶：lbbyxmraon
基于Actel FPGA 的多串口擴(kuò)展設(shè)計采用了Actel 公司高集成度，小體積，低功耗，低系統(tǒng)成本，高安全性和可靠性的小容量FPGA—A3P030 進(jìn)行設(shè)計，把若干接口電路的功能集成到A3P030 中，實(shí)現(xiàn)了三路以上的串口擴(kuò)展。該設(shè)計靈活性高，可根據(jù)需求靈活實(shí)現(xiàn)并行總線擴(kuò)展三路UART 或者SPI 擴(kuò)展三路UART，波特率可以靈活設(shè)置。
標(biāo)簽： Actel FPGA 多串口 擴(kuò)展設(shè)計
上傳時間： 2013-10-18
上傳用戶：JIEWENYU
為有效控制固態(tài)功率調(diào)制設(shè)備,提高系統(tǒng)的可調(diào)性和穩(wěn)定性,介紹了一種基于現(xiàn)場可編程門陣列( FPGA)和微控制器(MCU) 的多路高壓IGBT 驅(qū)動觸發(fā)器的設(shè)計方法和實(shí)現(xiàn)電路。該觸發(fā)器可選擇內(nèi)或外觸發(fā)信號,可遙控或本控,能產(chǎn)生多路頻率、寬度和延時獨(dú)立可調(diào)的脈沖信號,信號的輸入輸出和傳輸都使用光纖。將該觸發(fā)器用于高壓IGBT(3300 V/ 800 A) 感應(yīng)疊加脈沖發(fā)生器中進(jìn)行實(shí)驗(yàn)測試,給出了實(shí)驗(yàn)波形。結(jié)果表明,該多路高壓IGBT驅(qū)動觸發(fā)器輸出脈沖信號達(dá)到了較高的調(diào)整精度,頻寬’脈寬及延時可分別以步進(jìn)1 Hz、0. 1μs、0. 1μs 進(jìn)行調(diào)整,滿足了脈沖發(fā)生器的要求,提高了脈沖功率調(diào)制系統(tǒng)的性能。
上傳時間： 2013-10-22
上傳用戶：zhulei420
高速串并轉(zhuǎn)換器的設(shè)計是FPGA 設(shè)計的一個重要方面,傳統(tǒng)設(shè)計方法由于采用FPGA 的內(nèi)部邏輯資源來實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺中多路高速串并轉(zhuǎn)換器的設(shè)計為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號的串并轉(zhuǎn)換,并且減少了設(shè)計復(fù)雜度,縮短了開發(fā)周期,能滿足設(shè)計要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場可編程邏輯陣列;Xilinx ; ISERDES
標(biāo)簽： FPGA 多路 串并轉(zhuǎn)換
上傳時間： 2013-11-03
上傳用戶：王小奇
針對實(shí)際應(yīng)用中電子戰(zhàn)設(shè)備對雷達(dá)信號分選的實(shí)時性要求，在分析了序列差直方圖算法和多核DSP任務(wù)并行模式的基礎(chǔ)上，設(shè)計了基于TMS320C6678的八核DSP雷達(dá)信號分選電路，對密集的雷達(dá)信號進(jìn)行分選。實(shí)驗(yàn)結(jié)果表明：該電路可對常規(guī)雷達(dá)信號實(shí)現(xiàn)快速分選，并且分選效果良好，系統(tǒng)可靠性高。
標(biāo)簽： SDIF DSP 多核 雷達(dá)信號分選
上傳時間： 2013-10-16
上傳用戶：攏共湖塘
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
