采用Altera公司的FPGA芯片，在MAX+plus II軟件平臺(tái)上實(shí)現(xiàn)多路HDLC電路
標(biāo)簽： Altera FPGA HDLC plus
上傳時(shí)間： 2013-08-16
上傳用戶：ommshaggar
GF_2_m_域乘法器的快速設(shè)計(jì)及FPGA實(shí)現(xiàn)，對(duì)于rs編翼碼的理解和設(shè)計(jì)有幫助
標(biāo)簽： FPGA GF 乘法器
上傳用戶：tangsiyun
多款FPGA CPLD開發(fā)板的原理圖，很好的線路設(shè)計(jì)參考
標(biāo)簽： FPGA CPLD 開發(fā)板 原理圖
上傳時(shí)間： 2013-08-18
上傳用戶：shanml
基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
標(biāo)簽： Verilog FPGA HDL 多功能
上傳用戶：問題問題
PROTUES中簡(jiǎn)單圖片顯示,請(qǐng)多提意見.謝謝!
標(biāo)簽： PROTUES
上傳時(shí)間： 2013-08-20
上傳用戶：wawjj
FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能，臺(tái)灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章
標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能
上傳用戶：liuwei6419
多路18b20測(cè)溫顯示系統(tǒng),可同時(shí)測(cè)量n個(gè)第三18b20
標(biāo)簽： 18b20 多路 測(cè)溫 顯示系統(tǒng)
上傳時(shí)間： 2013-08-21
上傳用戶：zhangchu0807
關(guān)于FPGA的設(shè)計(jì)方面的諸多經(jīng)驗(yàn)總結(jié)，討論了設(shè)計(jì)方面應(yīng)該注意的問題。
標(biāo)簽： FPGA 方面 經(jīng)驗(yàn)
上傳用戶：onewq
5分鐘學(xué)會(huì)使用CPLD,經(jīng)典資料，有想學(xué)習(xí)CPLD的朋友有福了
標(biāo)簽： CPLD 分
上傳時(shí)間： 2013-08-22
上傳用戶：xmsmh
多個(gè)Verilog和vhdl程序例子，可以作為初學(xué)者參考實(shí)例，按照電路結(jié)構(gòu)寫出HDL代碼
標(biāo)簽： Verilog vhdl 程序
上傳時(shí)間： 2013-08-26
上傳用戶：athjac
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
