基于MDK RTX 的COrtex—M3 多任務(wù)應(yīng)用設(shè)計(jì) 武漢理工大學(xué) 方安平 武永誼 摘要：本文描述了如何在Cortex—M3 上使用MDK RL—RTX 的方法，并給出了一個(gè)簡(jiǎn)單的多任務(wù)應(yīng)用設(shè)計(jì)。 關(guān)鍵詞：MDK RTX，Cortex，嵌入式，ARM， STM32F103VB 1 MDK RL—RTX 和COrtex—M3 概述 MDK 開發(fā)套件源自德國Keil 公司，是ARM 公司目前最新推出的針對(duì)各種嵌入式處理器 的軟件開發(fā)工具。MDKRL—IUX 是一個(gè)實(shí)時(shí)操作系統(tǒng)(RTOS)內(nèi)核，完全集成在MDK 編譯器中。廣泛應(yīng)用于ARM7、ARM9 和Cortex-M3 設(shè)備中。它可以靈活解決多任務(wù)調(diào)度、維護(hù)和時(shí)序安排等問題。基于RL—I 訂X 的程序由標(biāo)準(zhǔn)的C 語言編寫，由Real—View 編譯器進(jìn)行編譯。操作系統(tǒng)依附于C 語言使聲明函數(shù)更容易，不需要復(fù)雜的堆棧和變量結(jié)構(gòu)配置，大大簡(jiǎn)化了復(fù)雜的軟件設(shè)計(jì)，縮短了項(xiàng)目開發(fā)周期。
標(biāo)簽： COrtex-M MDK RTX 多任務(wù)
上傳時(shí)間： 2014-12-23
上傳用戶：Yue Zhong
Altium Designer 的Protel 中多通道功能在原理圖及PCB
標(biāo)簽： Designer Altium Protel PCB
上傳時(shí)間： 2013-10-08
上傳用戶：王楚楚
Altium+Designer+原理圖和PCB多通道設(shè)計(jì)方法介紹
標(biāo)簽： Designer Altium PCB 原理圖
上傳時(shí)間： 2013-11-14
上傳用戶：hz07104032
此電路是我個(gè)人設(shè)計(jì)的！是一個(gè)辦公設(shè)備多紙張檢測(cè)電路！遇到一次多紙張進(jìn)機(jī)就自動(dòng)檢出！
標(biāo)簽： PCB 辦公設(shè)備 檢測(cè)電路
上傳時(shí)間： 2014-01-14
上傳用戶：ouyangmark
PCB設(shè)計(jì)經(jīng)驗(yàn)，多層PCB設(shè)計(jì)經(jīng)驗(yàn)。
標(biāo)簽： PCB 多層 設(shè)計(jì)經(jīng)驗(yàn)
上傳時(shí)間： 2013-11-07
上傳用戶：suoyuan
中興通訊硬件一部巨作－信號(hào)完整性 近年來，通訊技術(shù)、計(jì)算機(jī)技術(shù)的發(fā)展越來越快，高速數(shù)字電路在設(shè)計(jì)中的運(yùn)用越來 越多，數(shù)字接入設(shè)備的交換能力已從百兆、千兆發(fā)展到幾十千兆。高速數(shù)字電路設(shè)計(jì)對(duì)信 號(hào)完整性技術(shù)的需求越來越迫切。 在中、 大規(guī)模電子系統(tǒng)的設(shè)計(jì)中， 系統(tǒng)地綜合運(yùn)用信號(hào)完整性技術(shù)可以帶來很多好處， 如縮短研發(fā)周期、降低產(chǎn)品成本、降低研發(fā)成本、提高產(chǎn)品性能、提高產(chǎn)品可靠性。 數(shù)字電路在具有邏輯電路功能的同時(shí)，也具有豐富的模擬特性，電路設(shè)計(jì)工程師需要 通過精確測(cè)定、或估算各種噪聲的幅度及其時(shí)域變化，將電路抗干擾能力精確分配給各種 噪聲，經(jīng)過精心設(shè)計(jì)和權(quán)衡，控制總噪聲不超過電路的抗干擾能力，保證產(chǎn)品性能的可靠 實(shí)現(xiàn)。 為了滿足中興上研一所的科研需要， 我們?cè)谌ツ旰徒衲觋P(guān)于信號(hào)完整性技術(shù)合作的基 礎(chǔ)上，克服時(shí)間緊、任務(wù)重的困難，編寫了這份硬件設(shè)計(jì)培訓(xùn)系列教材的“信號(hào)完整性” 部分。由于我們的經(jīng)驗(yàn)和知識(shí)所限，這部分教材肯定有不完善之處，歡迎廣大讀者和專家 批評(píng)指正。 本教材的對(duì)象是所內(nèi)硬件設(shè)計(jì)工程師， 針對(duì)我所的實(shí)際情況， 選編了第一章——導(dǎo)論、 第二章——數(shù)字電路工作原理、第三章——傳輸線理論、第四章——直流供電系統(tǒng)設(shè)計(jì)， 相信會(huì)給大家?guī)硪嫣帯Ｍ瑫r(shí)，也希望通過我們的不懈努力能消除大家在信號(hào)完整性方面 的煩腦。 在編寫本教材的過程中，得到了沙國海、張亞東、沈煜、何廣敏、鐘建兔、劉輝、曹 俊等的指導(dǎo)和幫助，尤其在審稿時(shí)提出了很多建設(shè)性的意見，在此一并致謝！
標(biāo)簽： 中興通訊 硬件 信號(hào)完整性 基礎(chǔ)知識(shí)
上傳時(shí)間： 2013-11-15
上傳用戶：大三三
多層線路板設(shè)計(jì)
標(biāo)簽： 多層 線路板設(shè)計(jì)
上傳時(shí)間： 2014-12-24
上傳用戶：HZB20416
【摘要】本文結(jié)合作者多年的印制板設(shè)計(jì)經(jīng)驗(yàn)，著重印制板的電氣性能，從印制板穩(wěn)定性、可靠性方面，來討論多層印制板設(shè)計(jì)的基本要求。【關(guān)鍵詞】印制電路板；表面貼裝器件；高密度互連；通孔【Key words】Printed Circuit Board；Surface Mounting Device；High Density Interface；Via一．概述印制板（PCB－Printed Circuit Board）也叫印制電路板、印刷電路板。多層印制板，就是指兩層以上的印制板，它是由幾層絕緣基板上的連接導(dǎo)線和裝配焊接電子元件用的焊盤組成，既具有導(dǎo)通各層線路，又具有相互間絕緣的作用。隨著SMT（表面安裝技術(shù)）的不斷發(fā)展，以及新一代SMD（表面安裝器件）的不斷推出，如QFP、QFN、CSP、BGA（特別是MBGA），使電子產(chǎn)品更加智能化、小型化，因而推動(dòng)了PCB工業(yè)技術(shù)的重大改革和進(jìn)步。自1991年IBM公司首先成功開發(fā)出高密度多層板（SLC）以來，各國各大集團(tuán)也相繼開發(fā)出各種各樣的高密度互連（HDI）微孔板。這些加工技術(shù)的迅猛發(fā)展，促使了PCB的設(shè)計(jì)已逐漸向多層、高密度布線的方向發(fā)展。多層印制板以其設(shè)計(jì)靈活、穩(wěn)定可靠的電氣性能和優(yōu)越的經(jīng)濟(jì)性能，現(xiàn)已廣泛應(yīng)用于電子產(chǎn)品的生產(chǎn)制造中。下面，作者以多年設(shè)計(jì)印制板的經(jīng)驗(yàn)，著重印制板的電氣性能，結(jié)合工藝要求，從印制板穩(wěn)定性、可靠性方面，來談?wù)劧鄬又瓢逶O(shè)計(jì)的基本要領(lǐng)。
上傳時(shí)間： 2013-11-19
上傳用戶：zczc
PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間： 2014-01-20
上傳用戶：蒼山觀海
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
