PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD,不管是否鑽孔、電鍍。5. BOTTOM PAD:在銲錫面上所設計之零件腳PAD,不管是否鑽孔、電鍍。6. POSITIVE LAYER:單、雙層板之各層線路;多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER:通常指多層板之電源層。8. INNER PAD:多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD:多層板之NEGATIVE LAYER 上所使用之絕緣範圍,不與零件腳相接。10. THERMAL PAD:多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD,一般稱為散熱孔或導通孔。11. PAD (銲墊):除了SMD PAD 外,其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點),其原則如下:1. 一般測試點大小均為30-35mil,元件分布較密時,測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil,一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上,避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間: 2013-11-17
上傳用戶:cjf0304
信號完整性問題是高速PCB 設計者必需面對的問題。阻抗匹配、合理端接、正確拓撲結構解決信號完整性問題的關鍵。傳輸線上信號的傳輸速度是有限的,信號線的布線長度產生的信號傳輸延時會對信號的時序關系產生影響,所以PCB 上的高速信號的長度以及延時要仔細計算和分析。運用信號完整性分析工具進行布線前后的仿真對于保證信號完整性和縮短設計周期是非常必要的。在PCB 板子已焊接加工完畢后才發現信號質量問題和時序問題,是經費和產品研制時間的浪費。1.1 板上高速信號分析我們設計的是基于PowerPC 的主板,主要由處理器MPC755、北橋MPC107、北橋PowerSpanII、VME 橋CA91C142B 等一些電路組成,上面的高速信號如圖2-1 所示。板上高速信號主要包括:時鐘信號、60X 總線信號、L2 Cache 接口信號、Memory 接口信號、PCI 總線0 信號、PCI 總線1 信號、VME 總線信號。這些信號的布線需要特別注意。由于高速信號較多,布線前后對信號進行了仿真分析,仿真工具采用Mentor 公司的Hyperlynx7.1 仿真軟件,它可以進行布線前仿真和布線后仿真。
上傳時間: 2013-11-17
上傳用戶:sqq
Hyperlynx仿真應用:阻抗匹配.下面以一個電路設計為例,簡單介紹一下PCB仿真軟件在設計中的使用。下面是一個DSP硬件電路部分元件位置關系(原理圖和PCB使用PROTEL99SE設計),其中DRAM作為DSP的擴展Memory(64位寬度,低8bit還經過3245接到FLASH和其它芯片),DRAM時鐘頻率133M。因為頻率較高,設計過程中我們需要考慮DRAM的數據、地址和控制線是否需加串阻。下面,我們以數據線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面,我們開始導入主芯片DSP的數據線D0腳模型。左鍵點芯片管腳處的標志,出現未知管腳,然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應管腳。 3http://bbs.elecfans.com/ 電子技術論壇 http://www.elecfans.com 電子發燒友點OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣,一樣管腳的配置就完成了。同樣將DRAM的數據線對應管腳和3245的對應管腳IBIS模型加上(DSP輸出,3245高阻,DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點DSP芯片腳相連的傳輸線,增添傳輸線,然后右鍵編輯屬性。因為我們使用四層板,在表層走線,所以要選用“Microstrip”,然后點“Value”進行屬性編輯。這里,我們要編輯一些PCB的屬性,布線長度、寬度和層間距等,屬性編輯界面如下:再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠直線間距1.4inch,對線長為1.7inch)。現在模型就建立好了。仿真及分析下面我們就要為各點加示波器探頭了,按照下圖紅線所示路徑為各測試點增加探頭:為發現更多的信息,我們使用眼圖觀察。因為時鐘是133M,數據單沿采樣,數據翻轉最高頻率為66.7M,對應位寬為7.58ns。所以設置參數如下:之后按照芯片手冊制作眼圖模板。因為我們最關心的是接收端(DRAM)信號,所以模板也按照DRAM芯片HY57V283220手冊的輸入需求設計。芯片手冊中要求輸入高電平VIH高于2.0V,輸入低電平VIL低于0.8V。DRAM芯片的一個NOTE里指出,芯片可以承受最高5.6V,最低-2.0V信號(不長于3ns):按下邊紅線路徑配置眼圖模板:低8位數據線沒有串阻可以滿足設計要求,而其他的56位都是一對一,經過仿真沒有串阻也能通過。于是數據線不加串阻可以滿足設計要求,但有一點需注意,就是寫數據時因為存在回沖,DRAM接收高電平在位中間會回沖到2V。因此會導致電平判決裕量較小,抗干擾能力差一些,如果調試過程中發現寫RAM會出錯,還需要改版加串阻。
上傳時間: 2013-12-17
上傳用戶:debuchangshi
•1-1 傳輸線方程式 •1-2 傳輸線問題的時域分析 •1-3 正弦狀的行進波 •1-4 傳輸線問題的頻域分析 •1-5 駐波和駐波比 •1-6 Smith圖 •1-7 多段傳輸線問題的解法 •1-8 傳輸線的阻抗匹配
上傳時間: 2013-10-21
上傳用戶:fhzm5658
根據半實物仿真的特點和優點,本文提出了基于半實物仿真系統的多假目標航跡欺騙研究的優勢和價值。然后從實現多假目標航跡欺騙的必要條件、航跡欺騙產生的原理、多假目標欺騙的參數匹配、多目標欺騙航跡的數據預算4個方面詳細闡述了多假目標航跡欺騙原理,以及對半實物仿真系統的組成、軟硬件設計特點進行了介紹,最后通過半實物仿真系統驗證了兩批假目標預定航跡的真實性和置信度,結果證明這種方式對研究多假目標航跡欺騙技術和戰術應用的可行性和有效性。
標簽: 半實物仿真
上傳時間: 2013-11-11
上傳用戶:攏共湖塘
電子技術課程設計---多路溫度采集監控系統的硬件設計
上傳時間: 2013-11-22
上傳用戶:氣溫達上千萬的
MOTOMAN示教編程方法
上傳時間: 2013-10-18
上傳用戶:yqs138168
一種快速查詢多點DS18B20溫度的方法
上傳時間: 2013-10-09
上傳用戶:hzht
自適應多速率AMR技術剖析 自適應多速率AMR技術剖析
上傳時間: 2013-10-22
上傳用戶:司令部正軍級
多電平PWM控制技術是多電平變換器的核心內容,多電平PWM控制方法一般有多電平載波PWM控制方法,多電平空間矢量PWM控制方法,以及其他的優化PWM控制方法,本文對已有的多電平PWM控制方法進行了歸納和分析。
上傳時間: 2013-10-29
上傳用戶:yangzhiwei