PCB LAYOUT 術(shù)語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-11-17
上傳用戶：cjf0304
信號(hào)完整性問題是高速PCB 設(shè)計(jì)者必需面對(duì)的問題。阻抗匹配、合理端接、正確拓?fù)浣Y(jié)構(gòu)解決信號(hào)完整性問題的關(guān)鍵。傳輸線上信號(hào)的傳輸速度是有限的，信號(hào)線的布線長度產(chǎn)生的信號(hào)傳輸延時(shí)會(huì)對(duì)信號(hào)的時(shí)序關(guān)系產(chǎn)生影響，所以PCB 上的高速信號(hào)的長度以及延時(shí)要仔細(xì)計(jì)算和分析。運(yùn)用信號(hào)完整性分析工具進(jìn)行布線前后的仿真對(duì)于保證信號(hào)完整性和縮短設(shè)計(jì)周期是非常必要的。在PCB 板子已焊接加工完畢后才發(fā)現(xiàn)信號(hào)質(zhì)量問題和時(shí)序問題，是經(jīng)費(fèi)和產(chǎn)品研制時(shí)間的浪費(fèi)。1.1 板上高速信號(hào)分析我們?cè)O(shè)計(jì)的是基于PowerPC 的主板，主要由處理器MPC755、北橋MPC107、北橋PowerSpanII、VME 橋CA91C142B 等一些電路組成，上面的高速信號(hào)如圖2-1 所示。板上高速信號(hào)主要包括：時(shí)鐘信號(hào)、60X 總線信號(hào)、L2 Cache 接口信號(hào)、Memory 接口信號(hào)、PCI 總線0 信號(hào)、PCI 總線1 信號(hào)、VME 總線信號(hào)。這些信號(hào)的布線需要特別注意。由于高速信號(hào)較多，布線前后對(duì)信號(hào)進(jìn)行了仿真分析，仿真工具采用Mentor 公司的Hyperlynx7.1 仿真軟件，它可以進(jìn)行布線前仿真和布線后仿真。
標(biāo)簽： HyperLynx 仿真軟件 主板設(shè)計(jì) 中的應(yīng)用
上傳時(shí)間： 2013-11-17
上傳用戶：sqq
Hyperlynx仿真應(yīng)用:阻抗匹配.下面以一個(gè)電路設(shè)計(jì)為例，簡單介紹一下PCB仿真軟件在設(shè)計(jì)中的使用。下面是一個(gè)DSP硬件電路部分元件位置關(guān)系(原理圖和PCB使用PROTEL99SE設(shè)計(jì))，其中DRAM作為DSP的擴(kuò)展Memory(64位寬度，低8bit還經(jīng)過3245接到FLASH和其它芯片)，DRAM時(shí)鐘頻率133M。因?yàn)轭l率較高，設(shè)計(jì)過程中我們需要考慮DRAM的數(shù)據(jù)、地址和控制線是否需加串阻。下面，我們以數(shù)據(jù)線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網(wǎng)站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗(yàn)證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面，我們開始導(dǎo)入主芯片DSP的數(shù)據(jù)線D0腳模型。左鍵點(diǎn)芯片管腳處的標(biāo)志，出現(xiàn)未知管腳，然后再按下圖的紅線所示線路選取芯片IBIS模型中的對(duì)應(yīng)管腳。 3http://bbs.elecfans.com/ 電子技術(shù)論壇 http://www.elecfans.com 電子發(fā)燒友點(diǎn)OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣，一樣管腳的配置就完成了。同樣將DRAM的數(shù)據(jù)線對(duì)應(yīng)管腳和3245的對(duì)應(yīng)管腳IBIS模型加上(DSP輸出，3245高阻，DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點(diǎn)DSP芯片腳相連的傳輸線，增添傳輸線，然后右鍵編輯屬性。因?yàn)槲覀兪褂盟膶影澹诒韺幼呔€，所以要選用“Microstrip”，然后點(diǎn)“Value”進(jìn)行屬性編輯。這里，我們要編輯一些PCB的屬性，布線長度、寬度和層間距等，屬性編輯界面如下：再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠(yuǎn)直線間距1.4inch，對(duì)線長為1.7inch)。現(xiàn)在模型就建立好了。仿真及分析下面我們就要為各點(diǎn)加示波器探頭了，按照下圖紅線所示路徑為各測(cè)試點(diǎn)增加探頭：為發(fā)現(xiàn)更多的信息，我們使用眼圖觀察。因?yàn)闀r(shí)鐘是133M，數(shù)據(jù)單沿采樣，數(shù)據(jù)翻轉(zhuǎn)最高頻率為66.7M，對(duì)應(yīng)位寬為7.58ns。所以設(shè)置參數(shù)如下：之后按照芯片手冊(cè)制作眼圖模板。因?yàn)槲覀冏铌P(guān)心的是接收端(DRAM)信號(hào)，所以模板也按照DRAM芯片HY57V283220手冊(cè)的輸入需求設(shè)計(jì)。芯片手冊(cè)中要求輸入高電平VIH高于2.0V，輸入低電平VIL低于0.8V。DRAM芯片的一個(gè)NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信號(hào)(不長于3ns)：按下邊紅線路徑配置眼圖模板：低8位數(shù)據(jù)線沒有串阻可以滿足設(shè)計(jì)要求，而其他的56位都是一對(duì)一，經(jīng)過仿真沒有串阻也能通過。于是數(shù)據(jù)線不加串阻可以滿足設(shè)計(jì)要求，但有一點(diǎn)需注意，就是寫數(shù)據(jù)時(shí)因?yàn)榇嬖诨貨_，DRAM接收高電平在位中間會(huì)回沖到2V。因此會(huì)導(dǎo)致電平判決裕量較小，抗干擾能力差一些，如果調(diào)試過程中發(fā)現(xiàn)寫RAM會(huì)出錯(cuò)，還需要改版加串阻。
上傳時(shí)間： 2013-12-17
上傳用戶：debuchangshi
•1-1 傳輸線方程式 •1-2 傳輸線問題的時(shí)域分析 •1-3 正弦狀的行進(jìn)波 •1-4 傳輸線問題的頻域分析 •1-5 駐波和駐波比 •1-6 Smith圖 •1-7 多段傳輸線問題的解法 •1-8 傳輸線的阻抗匹配
上傳時(shí)間： 2013-10-21
上傳用戶：fhzm5658
根據(jù)半實(shí)物仿真的特點(diǎn)和優(yōu)點(diǎn)，本文提出了基于半實(shí)物仿真系統(tǒng)的多假目標(biāo)航跡欺騙研究的優(yōu)勢(shì)和價(jià)值。然后從實(shí)現(xiàn)多假目標(biāo)航跡欺騙的必要條件、航跡欺騙產(chǎn)生的原理、多假目標(biāo)欺騙的參數(shù)匹配、多目標(biāo)欺騙航跡的數(shù)據(jù)預(yù)算4個(gè)方面詳細(xì)闡述了多假目標(biāo)航跡欺騙原理，以及對(duì)半實(shí)物仿真系統(tǒng)的組成、軟硬件設(shè)計(jì)特點(diǎn)進(jìn)行了介紹，最后通過半實(shí)物仿真系統(tǒng)驗(yàn)證了兩批假目標(biāo)預(yù)定航跡的真實(shí)性和置信度，結(jié)果證明這種方式對(duì)研究多假目標(biāo)航跡欺騙技術(shù)和戰(zhàn)術(shù)應(yīng)用的可行性和有效性。
標(biāo)簽： 半實(shí)物仿真
上傳時(shí)間： 2013-11-11
上傳用戶：攏共湖塘
電子技術(shù)課程設(shè)計(jì)---多路溫度采集監(jiān)控系統(tǒng)的硬件設(shè)計(jì)
標(biāo)簽： 多路 溫度采集監(jiān)控系統(tǒng) 硬件設(shè)計(jì)
上傳時(shí)間： 2013-11-22
上傳用戶：氣溫達(dá)上千萬的
MOTOMAN示教編程方法
標(biāo)簽： MOTOMAN 弧焊機(jī)器人 編程方法
上傳時(shí)間： 2013-10-18
上傳用戶：yqs138168
一種快速查詢多點(diǎn)DS18B20溫度的方法
上傳時(shí)間： 2013-10-09
上傳用戶：hzht
自適應(yīng)多速率AMR技術(shù)剖析 自適應(yīng)多速率AMR技術(shù)剖析
標(biāo)簽： AMR 自適應(yīng)多速率
上傳時(shí)間： 2013-10-22
上傳用戶：司令部正軍級(jí)
多電平PWM控制技術(shù)是多電平變換器的核心內(nèi)容，多電平PWM控制方法一般有多電平載波PWM控制方法，多電平空間矢量PWM控制方法，以及其他的優(yōu)化PWM控制方法，本文對(duì)已有的多電平PWM控制方法進(jìn)行了歸納和分析。
上傳時(shí)間： 2013-10-29
上傳用戶：yangzhiwei
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
