欧美巨大丰满猛性社交,国内精品福利,亚洲一本视频

多路復(fù)(fù)用器

一個(gè)用VerilogHDL語(yǔ)言編寫(xiě)的多路解復(fù)用器

一個(gè)用VerilogHDL語(yǔ)言編寫(xiě)的多路解復(fù)用器

標(biāo)簽： VerilogHDL 語(yǔ)言編寫(xiě) 多路

上傳時(shí)間： 2013-12-16

上傳用戶(hù)：yph853211
多路模擬信號(hào)采集器

這是多路模擬信號(hào)采集器，歡迎大家下載觀看

標(biāo)簽： 多路模擬信號(hào) 采集器

上傳時(shí)間： 2013-12-09

上傳用戶(hù)：wfl_yy
基于LM2679多路輸出DC-DC變換器

發(fā)現(xiàn)并證明了在設(shè)計(jì)多路大電流DC-DC變換器時(shí),如果對(duì)每個(gè)工作模塊進(jìn)行有效隔離可避免自激情況發(fā)生。這個(gè)發(fā)現(xiàn)可更好地指導(dǎo)設(shè)計(jì)大電流多路DC-DC變換器。

標(biāo)簽： DC-DC 2679 LM 多路輸出

上傳時(shí)間： 2013-10-23

上傳用戶(hù)：stst
基于FPGA的多路高速串并轉(zhuǎn)換器設(shè)計(jì)

高速串并轉(zhuǎn)換器的設(shè)計(jì)是FPGA 設(shè)計(jì)的一個(gè)重要方面,傳統(tǒng)設(shè)計(jì)方法由于采用FPGA 的內(nèi)部邏輯資源來(lái)實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺(tái)中多路高速串并轉(zhuǎn)換器的設(shè)計(jì)為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計(jì)方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計(jì)的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號(hào)的串并轉(zhuǎn)換,并且減少了設(shè)計(jì)復(fù)雜度,縮短了開(kāi)發(fā)周期,能滿(mǎn)足設(shè)計(jì)要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場(chǎng)可編程邏輯陣列;Xilinx ; ISERDES

標(biāo)簽： FPGA 多路串并轉(zhuǎn)換

上傳時(shí)間： 2013-11-03

上傳用戶(hù)：王小奇
基于FPGA的多路高速串并轉(zhuǎn)換器設(shè)計(jì)

高速串并轉(zhuǎn)換器的設(shè)計(jì)是FPGA 設(shè)計(jì)的一個(gè)重要方面,傳統(tǒng)設(shè)計(jì)方法由于采用FPGA 的內(nèi)部邏輯資源來(lái)實(shí)現(xiàn),從而限制了串并轉(zhuǎn)換的速度。該研究以網(wǎng)絡(luò)交換調(diào)度系統(tǒng)的FGPA 驗(yàn)證平臺(tái)中多路高速串并轉(zhuǎn)換器的設(shè)計(jì)為例,詳細(xì)闡述了1 :8DDR 模式下高速串并轉(zhuǎn)換器的設(shè)計(jì)方法和16 路1 :8 串并轉(zhuǎn)換器的實(shí)現(xiàn)。結(jié)果表明,采用Xilinx Virtex24 的ISERDES 設(shè)計(jì)的多路串并轉(zhuǎn)換器可以實(shí)現(xiàn)800 Mbit/ s 輸入信號(hào)的串并轉(zhuǎn)換,并且減少了設(shè)計(jì)復(fù)雜度,縮短了開(kāi)發(fā)周期,能滿(mǎn)足設(shè)計(jì)要求。關(guān)鍵詞:串并轉(zhuǎn)換;現(xiàn)場(chǎng)可編程邏輯陣列;Xilinx ; ISERDES

標(biāo)簽： FPGA 多路串并轉(zhuǎn)換

上傳時(shí)間： 2013-11-17

上傳用戶(hù)：hxy200501
FPGA開(kāi)發(fā)板的代碼，簡(jiǎn)單的邏輯的實(shí)現(xiàn)

基礎(chǔ)實(shí)驗(yàn)_01_多路復(fù)用器：4通道8位帶三態(tài)輸出基礎(chǔ)實(shí)驗(yàn)_02_多路解復(fù)用器：4通道8位帶三態(tài)輸出基礎(chǔ)實(shí)驗(yàn)_03_編碼器：8位輸入3位輸出編碼器基礎(chǔ)實(shí)驗(yàn)_04_優(yōu)先編碼器：8位輸入3位輸出高位優(yōu)先基礎(chǔ)實(shí)驗(yàn)_05_譯碼器：3位輸入8位輸出譯碼器 . . . . . 進(jìn)階實(shí)驗(yàn)_17_蜂鳴器：蜂鳴器播放音樂(lè)

標(biāo)簽： FPGA 代碼 verilog HDL 參考例程

上傳時(shí)間： 2015-03-30

上傳用戶(hù)：YY-燕
多路復(fù)用器、模擬開(kāi)關(guān)設(shè)計(jì)指南

多路復(fù)用器、模擬開(kāi)關(guān)設(shè)計(jì)指南

標(biāo)簽： 多路復(fù)用器模擬開(kāi)關(guān) 設(shè)計(jì)指南

上傳時(shí)間： 2013-11-22

上傳用戶(hù)：guojin_0704
PCA9546A—基于I2C總線控制的4通道雙向多路復(fù)用器和開(kāi)關(guān)

PCA9546A 是一款I(lǐng)2C 多路復(fù)用器和開(kāi)關(guān)，能實(shí)現(xiàn)I2C 總線擴(kuò)展、電平轉(zhuǎn)換及總線功能恢復(fù)

標(biāo)簽： 9546A 9546 PCA I2C

上傳時(shí)間： 2013-11-07

上傳用戶(hù)：jesuson
PCA9544A I2C多路復(fù)用器

PCA9544A 是NXP 公司生產(chǎn)的I2C 總線多路復(fù)用器，通過(guò)該器件可以將一路I2C 總線擴(kuò)展為4 路I2C 總線。將1 路上行SDA/SCL 通道擴(kuò)展為4 路下行通道。通過(guò)對(duì)內(nèi)部可編程寄存器進(jìn)行配置，在同一時(shí)間可以任意選擇一對(duì)SCx/SDx 線。器件擁有四路輸入中斷，INT0到INT3，分別對(duì)應(yīng)著四路下行通道。該器件還有一個(gè)輸出中斷，輸出中斷的狀態(tài)由四個(gè)輸入中斷通過(guò)“與”邏輯控制。

標(biāo)簽： 9544A 9544 PCA I2C

上傳時(shí)間： 2013-11-17

上傳用戶(hù)：woshinimiaoye
PCA9546A I2C多路復(fù)用器和開(kāi)關(guān)

PCA9546A 是一款I(lǐng)2C 多路復(fù)用器和開(kāi)關(guān)，能實(shí)現(xiàn)I2C 總線擴(kuò)展、電平轉(zhuǎn)換及總線功能恢復(fù)

標(biāo)簽： 9546A 9546 PCA I2C

上傳時(shí)間： 2013-12-02

上傳用戶(hù)：myworkpost