VHDL 基礎(chǔ)程序百例 FPGA 邏輯設(shè)計(jì)源碼VHDL語言100例第1例 帶控制端口的加法器第2例 無控制端口的加法器第3例 乘法器第4例 比較器第5例 二路選擇器第6例 寄存器第7例 移位寄存器第8例 綜合單元庫第9例 七值邏輯與基本數(shù)據(jù)類型第10例 函數(shù)第11例 七值邏輯線或分辨函數(shù)第12例 轉(zhuǎn)換函數(shù)第13例 左移函數(shù)第14例 七值邏輯程序包第15例 四輸入多路器第16例 目標(biāo)選擇器第17例 奇偶校驗(yàn)器第18例 映射單元庫及其使用舉第19例 循環(huán)邊界常數(shù)化測(cè)試第20例 保護(hù)保留字第21例 進(jìn)程死鎖 第22例 振蕩與死鎖第23例 振蕩電路第24例 分辨信號(hào)與分辨函數(shù)第25例 信號(hào)驅(qū)動(dòng)源第26例 屬性TRANSACTION和分辨信號(hào)第27例 塊保護(hù)及屬性EVENT,第28例 形式參數(shù)屬性的測(cè)試第29例 進(jìn)程和并發(fā)語句第30例 信號(hào)發(fā)送與接收第31例 中斷處理優(yōu)先機(jī)制建模第32例 過程限定第33例 整數(shù)比較器及其測(cè)試第34例 數(shù)據(jù)總線的讀寫第35例 基于總線的數(shù)據(jù)通道第36例 基于多路器的數(shù)據(jù)通道第37例 四值邏輯函數(shù)第38例 四值邏輯向量按位或運(yùn)算第39例 生成語句描述規(guī)則結(jié)構(gòu)第40例 帶類屬的譯碼器描述第41例 帶類屬的測(cè)試平臺(tái)第42例 行為與結(jié)構(gòu)的混合描述第43例 四位移位寄存器第44例 寄存／計(jì)數(shù)器第45例 順序過程調(diào)用第46例 VHDL中g(shù)eneric缺省值的使用第47例 無輸入元件的模擬第48例 測(cè)試激勵(lì)向量的編寫第49例 delta延遲例釋第50例 慣性延遲分析第51例 傳輸延遲驅(qū)動(dòng)優(yōu)先第52例 多倍（次）分頻器第53例 三位計(jì)數(shù)器與測(cè)試平臺(tái)第54例 分秒計(jì)數(shù)顯示器的行為描述6第55例 地址計(jì)數(shù)器第56例 指令預(yù)讀計(jì)數(shù)器第57例 加.c減.c乘指令的譯碼和操作第58例 2－4譯碼器結(jié)構(gòu)描述第59例 2－4譯碼器行為描述第60例 轉(zhuǎn)換函數(shù)在元件例示中的應(yīng)用第61例 基于同一基類型的兩分辨類型的賦值相容問題第62例 最大公約數(shù)的計(jì)算第63例 最大公約數(shù)七段顯示器編碼第64例 交通燈控制器第65例 空調(diào)系統(tǒng)有限狀態(tài)自動(dòng)機(jī)第66例 FIR濾波器第67例 五階橢圓濾波器第68例 鬧鐘系統(tǒng)的控制第69例 鬧鐘系統(tǒng)的譯碼第70例 鬧鐘系統(tǒng)的移位寄存器第71例 鬧鐘系統(tǒng)的鬧鐘寄存器和時(shí)間計(jì)數(shù)器第72例 鬧鐘系統(tǒng)的顯示驅(qū)動(dòng)器第73例 鬧鐘系統(tǒng)的分頻器第74例 鬧鐘系統(tǒng)的整體組裝第75例 存儲(chǔ)器第76例 電機(jī)轉(zhuǎn)速控制器第77例 神經(jīng)元計(jì)算機(jī)第78例ccAm2901四位微處理器的ALU輸入第79例ccAm2901四位微處理器的ALU第80例ccAm2901四位微處理器的RAM第81例ccAm2901四位微處理器的寄存器第82例ccAm2901四位微處理器的輸出與移位第83例ccAm2910四位微程序控制器中的多路選擇器第84例ccAm2910四位微程序控制器中的計(jì)數(shù)器／寄存器第85例ccAm2910四位微程序控制器的指令計(jì)數(shù)器第86例ccAm2910四位微程序控制器的堆棧第87例 Am2910四位微程序控制器的指令譯碼器第88例 可控制計(jì)數(shù)器第89例 四位超前進(jìn)位加法器第90例 實(shí)現(xiàn)窗口搜索算法的并行系統(tǒng)（1）——協(xié)同處理器第91例 實(shí)現(xiàn)窗口搜索算法的并行系統(tǒng)（2）——序列存儲(chǔ)器第92例 實(shí)現(xiàn)窗口搜索算法的并行系統(tǒng)（3）——字符串存儲(chǔ)器第93例 實(shí)現(xiàn)窗口搜索算法的并行系統(tǒng)（4）——頂層控制器第94例 MB86901流水線行為描述組成框架第95例 MB86901寄存器文件管理的描述第96例 MB86901內(nèi)ALU的行為描述第97例 移位指令的行為描述第98例 單周期指令的描述第99例 多周期指令的描述第100例 MB86901流水線行為模型
上傳時(shí)間： 2022-05-14
上傳用戶：
全自動(dòng)生化分析儀是醫(yī)療機(jī)構(gòu)進(jìn)行臨床診斷所必需的儀器之一，它主要用于對(duì)人體體液中的各種生化指標(biāo)進(jìn)行檢測(cè)，根據(jù)生化指標(biāo)的差異，為醫(yī)生確定病人病情提供科學(xué)依據(jù)。目前我國全自動(dòng)生化分析儀的研制水平較低，本論文工作是結(jié)合國家十五科技攻關(guān)項(xiàng)目“自動(dòng)生化分析儀器的研制”課題(課題編號(hào)：2004BA706B05)開展的。 本論文首先介紹了生化分析儀的概況、分類及工作原理，介紹了生化分析儀中的核心部件分光光度計(jì)的構(gòu)成及其工作原理，結(jié)合全自動(dòng)生化分析儀的國內(nèi)外發(fā)展?fàn)顩r闡述了本文研究的內(nèi)容、意義，敘述了全自動(dòng)生化分析儀的原理、組成及其工作過程，重點(diǎn)論述了全自動(dòng)生化分析儀電子控制系統(tǒng)的設(shè)計(jì)。 全自動(dòng)生化儀的電子控制系統(tǒng)設(shè)計(jì)包括硬件電路設(shè)計(jì)和軟件設(shè)計(jì)兩部分。從硬件角度來看電子學(xué)系統(tǒng)十分龐雜，輸入輸出量多，對(duì)操作的時(shí)序要求嚴(yán)格。控制系統(tǒng)除了實(shí)現(xiàn)對(duì)儀器的時(shí)序控制、監(jiān)控其運(yùn)行狀態(tài)外，還要對(duì)當(dāng)前反應(yīng)杯的多路模擬信號(hào)進(jìn)行實(shí)時(shí)數(shù)據(jù)采集。根據(jù)以上特點(diǎn)，確定了分布式多CPU的控制方案，以一臺(tái)PC機(jī)為上位機(jī)，兩個(gè)主控單片機(jī)和七個(gè)子單片機(jī)作為下位機(jī)，完成了控制系統(tǒng)的硬件電路設(shè)計(jì)，提出了保證硬件系統(tǒng)可靠性的一些措施。在硬件電路設(shè)計(jì)的基礎(chǔ)上根據(jù)分析儀的功能要求完成了下位機(jī)控制軟件的設(shè)計(jì)，列舉了保證軟件系統(tǒng)可靠性的一些措施。通過對(duì)電子控制系統(tǒng)的軟、硬件設(shè)計(jì)進(jìn)行調(diào)試和性能檢驗(yàn)，證明本控制系統(tǒng)完全可以滿足全自動(dòng)生化分析儀的控制要求。最后針對(duì)設(shè)計(jì)中存在的不足提出了一些改進(jìn)措施。
標(biāo)簽： 電子控制系統(tǒng)
上傳時(shí)間： 2022-05-23
上傳用戶：d1997wayne
特點(diǎn):o ARM? Cortex?-M4 CPU 平臺(tái)o 高達(dá)150MHz 的高性能Cortex?-M4 處理器o 集成FPU 和MPUo 內(nèi)存o 512KB 片上SRAMo 2KB 至512KB 可編程保持存儲(chǔ)區(qū)o 閃存o 1MB 集成閃存o 原地執(zhí)行NOR 閃存接口，在閃存中執(zhí)行時(shí)接近0 等待狀態(tài)o 供電和復(fù)位管理系統(tǒng)o 片上穩(wěn)壓器，支持1.7V-3.6V 輸入o 上電復(fù)位（POR）o 時(shí)鐘管理o 10-30MHz 晶體振蕩器o 內(nèi)部16MHz RCo 32kHz 晶體振蕩器o 內(nèi)部32kHz RCo 具有可編程輸出頻率的低功耗PLLo 通用DMA：具有硬件流控制的8 通道DMA 控制器o 安全o 使用TRNG（真隨機(jī)數(shù)發(fā)生器）的簡(jiǎn)單加密引擎o 定時(shí)器/計(jì)數(shù)器o 1x 系統(tǒng)節(jié)拍定時(shí)器o 4x 32 位定時(shí)器o 1x 看門狗定時(shí)器o 功耗（待確認(rèn)）o 滿載：待定uA/MHz @ 25°Co 運(yùn)行：待定uA /MHz @ 25°Co 停止：待定@ 25°Co 保留：待定@ 25°C，32kB 保留存儲(chǔ)器o 待機(jī)：待定@ 25°C，內(nèi)部32kHz RCo 12 位逐次逼近寄存器（SAR）ADCo 每秒最多2M 樣本o 可通過8:1 多路復(fù)用器選擇輸入o 1 個(gè)帶有集成PHY 的USB 2.0 高速雙角色端口o 兩個(gè)SD / SDIO 主機(jī)接口o SD/SDIO 2.0 模式：時(shí)鐘高達(dá)50MHzo LCD 控制器o 分辨率高達(dá)480x320o 6800 和8080 異步模式（8 位）o JTAG 調(diào)試功能o 3 個(gè)PWM（6 個(gè)輸出），3 個(gè)捕捉和3 個(gè)QEP 模塊o 4x UART，帶有HW 流控制，最高可達(dá)4Mbpso 3x I2C，支持Fast Mode+（1000kbps）o 2x I2S 接口o 3x SPI 主器件高達(dá)25MHz，1x SPI 從器件高達(dá)10MHzo 32 個(gè)GPIOo 68 引腳QFN 封裝o 溫度范圍：-40 至85°C4.1 帶FPU 內(nèi)核的ARM?CORTEX?-M4帶有FPU 處理器的ARM?Cortex?-M4 是一款32 位RISC 處理器，具有出色的代碼和功率效率。它支持一組DSP 指令，以允許高效執(zhí)行信號(hào)處理算法，非常適合于可穿戴和其他嵌入式市場(chǎng)。集成的單精度FPU（浮點(diǎn)單元）便于重用第三方庫，從而縮短開發(fā)時(shí)間。內(nèi)部?jī)?nèi)存保護(hù)單元（MPU）用于管理對(duì)內(nèi)的訪問，以防止一個(gè)任務(wù)意外破壞另一個(gè)活動(dòng)任務(wù)使用的內(nèi)存。集成緊密耦合的嵌套向量中斷控制器，提供多達(dá)16 個(gè)優(yōu)先級(jí)。4.2 系統(tǒng)內(nèi)存Bock 包含512kB 零等待狀態(tài)SRAM，非常適合于當(dāng)今算法日益增長(zhǎng)的需求。同時(shí)，內(nèi)存被細(xì)分為更小的區(qū)，從而可以單獨(dú)地關(guān)閉以降低功耗。4.3 閃存和XIP 單元提供1MB 的集成NOR 閃存，以支持CPU 直接執(zhí)行。為了提高性能，XIP 單元具有集成的緩存系統(tǒng)。緩沖內(nèi)存與系統(tǒng)內(nèi)存共享。與從系統(tǒng)內(nèi)存運(yùn)行性能相比，XIP 單元使得許多應(yīng)用程序的運(yùn)行接近100％。4.4 ROM集成ROM 固件包含通過NOR 閃存正常引導(dǎo)所需的引導(dǎo)加載程序，支持用于批量生產(chǎn)的閃存編程，還包括用于調(diào)試目的的UART 和USB 啟動(dòng)功能。
標(biāo)簽： tg401
上傳時(shí)間： 2022-06-06
上傳用戶：qdxqdxqdxqdx
PCF8591 8位A/D和D/A轉(zhuǎn)換1、特性：?jiǎn)坞娫垂╇姟９ぷ麟妷海?2.5 V ~ 6V。待機(jī)電流低。I2C 總線串行輸入/輸出。通過3 個(gè)硬件地址引腳編址。采樣速率取決于I2C 總線速度。4個(gè)模擬輸入可編程為單端或差分輸入。自動(dòng)增量通道選擇。模擬電壓范圍： VSS~VDD。片上跟蹤與保持電路。8 位逐次逼近式A/D 轉(zhuǎn)換。帶一個(gè)模擬輸出的乘法DAC。2、應(yīng)用：閉環(huán)控制系統(tǒng)。用于遠(yuǎn)程數(shù)據(jù)采集的低功耗轉(zhuǎn)換器。電池供電設(shè)備。在汽車、音響和TV 應(yīng)用方面的模擬數(shù)據(jù)采集。3、概述：PCF8591 是單片、單電源低功耗8 位CMOS 數(shù)據(jù)采集器件， 具有4 個(gè)模擬輸入、一個(gè)輸出和一個(gè)串行I2C 總線接口。3 個(gè)地址引腳A0、A1 和A2 用于編程硬件地址，允許將最多8 個(gè)器件連接至I2C總線而不需要額外硬件。器件的地址、控制和數(shù)據(jù)通過兩線雙向I2C 總線傳輸。器件功能包括多路復(fù)用模擬輸入、片上跟蹤和保持功能、8 位模數(shù)轉(zhuǎn)換和8 位數(shù)模擬轉(zhuǎn)換。最大轉(zhuǎn)換速率取決于I2C 總線的最高速率。I2C 總線系統(tǒng)中的每一片PCF8591 通過發(fā)送有效地址到該器件來激活。該地址包括固定部分和可編程部分。可編程部分必須根據(jù)地址引腳A0、A1 和A2 來設(shè)置。在I2C 總線協(xié)議中地址必須是起始條件后作為第一個(gè)字節(jié)發(fā)送。地址字節(jié)的最后一位是用于設(shè)置以后數(shù)據(jù)傳輸方向的讀/寫位。（見圖4、16、17）
標(biāo)簽： pfc8591 A/D轉(zhuǎn)換 D/A轉(zhuǎn)換
上傳時(shí)間： 2022-06-17
上傳用戶：qdxqdxqdxqdx
測(cè)量電路及儀器出版時(shí)間：2014年版內(nèi)容簡(jiǎn)介 本書以現(xiàn)代精密電子儀器綜合實(shí)踐為應(yīng)用背景，是模擬電子技術(shù)和單片機(jī)技術(shù)相結(jié)合的新型實(shí)驗(yàn)類教材。本書通過大量且多層次的實(shí)驗(yàn)項(xiàng)目，由淺入深、循序漸進(jìn)地介紹精密測(cè)控電路設(shè)計(jì)，以及精密儀器系統(tǒng)綜合應(yīng)用設(shè)計(jì)的流程、方法和開發(fā)技能，并介紹針對(duì)精密儀器的綜合設(shè)計(jì)性實(shí)驗(yàn)項(xiàng)目。全書共10章，主要內(nèi)容包括：緒論、集成運(yùn)算放大器基礎(chǔ)、濾波器、模擬多路開關(guān)、集成基準(zhǔn)電壓源、數(shù)模轉(zhuǎn)換器、模數(shù)轉(zhuǎn)換器、信號(hào)波形發(fā)生器、精密儀器抗干擾技術(shù)和典型儀器電路分析等。本書提供配套電子課件和習(xí)題參考答案等。
上傳時(shí)間： 2022-06-20
上傳用戶：
現(xiàn)代雷達(dá)系統(tǒng)日益復(fù)雜，在設(shè)計(jì)、調(diào)試?yán)走_(dá)系統(tǒng)的過程中，不可避免的需要雷達(dá)的回波信號(hào)，為了提高雷達(dá)設(shè)計(jì)效率，人們逐漸開始對(duì)雷達(dá)回波信號(hào)模擬技術(shù)進(jìn)行研究，以求用模擬產(chǎn)生的信號(hào)代替實(shí)際的雷達(dá)回波信號(hào)，把雷達(dá)系統(tǒng)設(shè)計(jì)和維護(hù)過程中所需的費(fèi)用降到最低。現(xiàn)在，雷達(dá)信號(hào)模擬技術(shù)逐步取得發(fā)展，成為雷達(dá)技術(shù)的一個(gè)重要分支，而雷達(dá)信號(hào)模擬器的研制成為國內(nèi)外軍事研究領(lǐng)域的熱門方向.所有無線電系統(tǒng)中都會(huì)包含射頻前端，射頻前端的主要作用是將基帶信號(hào)經(jīng)過調(diào)制、上混頻、放大后送至天線發(fā)射，或是將天線接收到的信號(hào)放大、下混頻、解調(diào)，最后輸出基帶信號(hào).本課題正是對(duì)某機(jī)載相控陣?yán)走_(dá)目標(biāo)模擬器射頻前端的研究。該射頻前端系統(tǒng)包括兩個(gè)部分：發(fā)射機(jī)通道和射頻功率合成網(wǎng)絡(luò)，發(fā)射機(jī)通道由三條雜波信號(hào)通道和一條目標(biāo)信號(hào)通道組成，每條通道相當(dāng)于一臺(tái)射頻發(fā)射機(jī).在發(fā)射機(jī)通道中首先對(duì)基帶1、Q信號(hào)進(jìn)行調(diào)制，然后兩次上混頻使輸出信號(hào)到達(dá)x波段。射頻功率合成網(wǎng)絡(luò)主要的功能是使用功分器將目標(biāo)信號(hào)一分為四，利用數(shù)控衰減器對(duì)四路目標(biāo)信號(hào)進(jìn)行方向圖增益調(diào)制，調(diào)制后其中一路信號(hào)送至天線系統(tǒng)，另外三路分別與三路雜波信號(hào)功率合成，最后輸出至雷達(dá)，該項(xiàng)目中筆者主要負(fù)責(zé)對(duì)整體方案和指標(biāo)的論證，多路信號(hào)幅相平衡度的調(diào)整，x波段0/i移相器的設(shè)計(jì)與實(shí)現(xiàn)，整機(jī)的功能指標(biāo)測(cè)試，與其它分機(jī)聯(lián)調(diào)等工作.本文首先介紹了該機(jī)載相控陣?yán)走_(dá)目標(biāo)模擬器的整體方案，然后對(duì)無線發(fā)射機(jī)系統(tǒng)進(jìn)行了分析，接下來對(duì)射頻前端方案進(jìn)行論證，之后詳述了多路信號(hào)幅相校正的方法與0/n移相器的研制，給出了射頻前端系統(tǒng)的測(cè)試結(jié)果.
標(biāo)簽： 雷達(dá)
上傳時(shí)間： 2022-06-20
上傳用戶：
摘要：本文介紹了一個(gè)基于ARM的線性CCD高速采集系統(tǒng)，系統(tǒng)中選擇了高速線性CCD和高速ADC，因?yàn)锳DC的采祥速度相對(duì)ARM的工作時(shí)鐘頻率較慢，所以使用CPLD和FIFO作為A/D和ARM之間的1/0接口，它使電路工作在更加平穩(wěn)、簡(jiǎn)潔而易丁控制，同時(shí)也提高了ARM的工作效率。為了提高通信速度，這里采用通用申行總線（USB）技術(shù)米與PC進(jìn)行通信。ARM是用來控制主處理器的數(shù)據(jù)采集，數(shù)據(jù)的計(jì)算和數(shù)據(jù)傳輸。結(jié)果證明，整個(gè)系統(tǒng)能高效運(yùn)作。該系統(tǒng)可應(yīng)用于高速數(shù)據(jù)采集及多路模擬信號(hào)的工作環(huán)境下。1引言在電氣化鐵路，為了擴(kuò)大對(duì)電力機(jī)車受電弓的壽命，所以要使受電弓滑塊磨損均勻，接觸線的直線段（電氣化鐵路供電線）排列為曲折路線（彎段被安排成折線的形式）。之間的接觸線的定位點(diǎn)和受電弓軌道中心線距離稱為錯(cuò)開值，這是一種接觸線的關(guān)鍵指標(biāo)。錯(cuò)開值是不可忽視的，這個(gè)值過小會(huì)影響到受電弓滑塊磨損的均勻性，從而影響到延長(zhǎng)使用壽命的目的，然而，在某些情況下（比如陷入了激烈的風(fēng)中），造成大范圍的在屋部的橫向運(yùn)動(dòng)（并且速度越快，受電弓的左右擺動(dòng)越劇烈），按觸線將在某些部分將會(huì)超過受電弓的有效工作長(zhǎng)度，從而使錯(cuò)開，接觸線值超出標(biāo)準(zhǔn)范圍的錯(cuò)開值，導(dǎo)致了當(dāng)前連接的破壞，甚至導(dǎo)致了會(huì)產(chǎn)生受電弓事故的錯(cuò)識(shí)運(yùn)行。受電馬與滑觸線發(fā)生故障，將導(dǎo)致列車正常運(yùn)行的中斷，從而對(duì)鐵路運(yùn)輸產(chǎn)生嚴(yán)亞的影響。為了避免這些情況，錯(cuò)開伯及其變化應(yīng)經(jīng)常性地予以測(cè)試。因此，一個(gè)機(jī)車的接觸線式在線監(jiān)測(cè)系統(tǒng)，及與其配套的數(shù)據(jù)采集系統(tǒng)被開發(fā)出來，它的工作是實(shí)時(shí)地、迅速地計(jì)算錯(cuò)開值。
標(biāo)簽： arm ccd 高速數(shù)據(jù)采集系統(tǒng)
上傳時(shí)間： 2022-06-23
上傳用戶：kingwide
摘要：介紹在Linux操作系統(tǒng)環(huán)境下Socket網(wǎng)絡(luò)編程的原理、流程和最終實(shí)現(xiàn)。編程采用客戶端/服務(wù)器模式。提出解決多個(gè)客戶端連接服務(wù)器時(shí)無法處理I/0多路復(fù)用問題的方法。提出通過最小化報(bào)文傳輸來減少傳輸時(shí)廷，為Bandwidth Delay Product調(diào)節(jié)TCP窗口，實(shí)現(xiàn)充分利用帶寬提高Linux的Socket性能。在實(shí)際網(wǎng)絡(luò)傳輸環(huán)境復(fù)雜多變的情況下，達(dá)到優(yōu)化網(wǎng)絡(luò)傳輸性能的目的。關(guān)鍵詞：linux；性能優(yōu)化；Socket；select（）1引言隨著Internet的日益發(fā)展和普及，網(wǎng)絡(luò)在嵌入式系統(tǒng)中應(yīng)用非常廣泛，越來越多的嵌入式設(shè)備采用Linux操作系統(tǒng)。Linux是一個(gè)源代碼公開的免費(fèi)操作系統(tǒng)，具有強(qiáng)移植性"，所以對(duì)基于Linux的Socket網(wǎng)絡(luò)編程的研究越來越重要。2Socket簡(jiǎn)介在Linux中的網(wǎng)絡(luò)編程通過Socket接口進(jìn)行，是一種特殊的I/O，也是一種特殊的文件描述符。Socket是使用標(biāo)準(zhǔn)Linux文件符（file descriptor）和其他程序通信的方式。這里Socket 編程采用客戶/服務(wù)器模式如圖1所示。
標(biāo)簽： linux socket 網(wǎng)絡(luò)編程
上傳時(shí)間： 2022-06-23
上傳用戶：
近年來，隨著電子技術(shù)的快速發(fā)展，使得低電壓、大電流電路為未來主要發(fā)展趨勢(shì)。低電壓、大電流工作有利于提高工作電路的整體功率，但同時(shí)也給電路設(shè)計(jì)帶來了新的問題。傳統(tǒng)的變換器中常采用普通二極管或肖特基二極管整流方式，在低壓、大電流輸出的電路中，應(yīng)用傳統(tǒng)二極管整流的電路，其整流的損耗比較大，工作效率比較低。一般普通二極管的壓降為1.0-1.3V，即便應(yīng)用壓降較低的肖特基二極管（SBD），產(chǎn)生壓降一般也要有0.5V左右，從而使整流的損耗增加，電源的工作效率降低，己經(jīng)不能滿足現(xiàn)代開關(guān)電源高性能的需求。因此，應(yīng)用同步整流（SR）技術(shù)可達(dá)到此要求，即應(yīng)用功率MOS管代替?zhèn)鹘y(tǒng)的二極管整流。由于功率MOS管具有導(dǎo)通電阻很低、開關(guān)時(shí)間較短、輸入阻抗很高的特點(diǎn)，很大程度的減少了開關(guān)功率MOS管整流時(shí)的損耗，使得工作效率有一個(gè)顯著提高，因此功率MOS管以成為低壓大電流功率變換器首選的整流器件。要想得到經(jīng)濟(jì)、高效的變換器，同步整流技術(shù)與反激變換器電路結(jié)合將會(huì)是一個(gè)很好的選擇。反激變換器拓?fù)潆娐返膬?yōu)點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單、輸入與輸出電氣隔離、輸入、輸出工作電壓范圍較寬，可以實(shí)現(xiàn)多路的輸出，因而在高電壓、低電流的場(chǎng)合應(yīng)用廣泛，特別是在5~200W電源中一般采用反激變換器。
標(biāo)簽： 開關(guān)電源
上傳時(shí)間： 2022-06-25
上傳用戶：
SERDES是英文SERializer(串行器)/DESerializer(解串器)的簡(jiǎn)稱。它是一種時(shí)分多路復(fù)用(TDM)、點(diǎn)對(duì)點(diǎn)的通信技術(shù)，即在發(fā)送端多路低速并行信號(hào)被轉(zhuǎn)換成高速串行信號(hào)，經(jīng)過傳輸媒體(光纜或銅線)，最后在接收端高速串行信號(hào)重新轉(zhuǎn)換成低速并行信號(hào)。這種點(diǎn)對(duì)點(diǎn)的串行通信技術(shù)充分利用傳輸媒體的信道容量，減少所需的傳輸信道和器件引腳數(shù)目，從而大大降低通信成本。隨著對(duì)信息流量需求的不斷增長(zhǎng)，傳統(tǒng)并行接口技術(shù)成為進(jìn)一步提高數(shù)據(jù)傳輸速率的瓶頸。過去主要用于光纖通信的串行通信技術(shù)——SERDES正在取代傳統(tǒng)并行總線而成為高速接口技術(shù)的主流。本文闡述了介紹SERDES的架構(gòu)、關(guān)鍵技術(shù)、SERDES硬件設(shè)計(jì)要點(diǎn)以及測(cè)試方法。
上傳時(shí)間： 2022-06-30
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
