基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼

基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等...

?? 2013-08-18

PROTUES中簡單圖片顯示,請多提意見.謝謝!

PROTUES中簡單圖片顯示,請多提意見.謝謝!...

?? 2013-08-20

多路18b20測溫顯示系統,可同時測量n個第三18b20

多路18b20測溫顯示系統,可同時測量n個第三18b20...

?? 2013-08-21

關于FPGA的設計方面的諸多經驗總結

關于FPGA的設計方面的諸多經驗總結，討論了設計方面應該注意的問題。...

?? 2013-08-21

用FPGA實現大型設計時

用FPGA實現大型設計時，可能需要FPGA具有以多個時鐘運行的多重數據通路，這種多時鐘FPGA設計必須特別小心，需要注意最大時鐘速率、抖動、最大時鐘數、異步時鐘設計和時鐘/數據關系。設計過程中最重要的...

?? 2013-08-23

多個Verilog和vhdl程序例子

多個Verilog和vhdl程序例子，可以作為初學者參考實例，按照電路結構寫出HDL代碼...

?? 2013-08-26

MIL-STD一1553B是一種集中控制式、時分指令/響應型多路串行數據總線標

MIL-STD一1553B是一種集中控制式、時分指令/響應型多路串行數據總線標\r\n準，具有高可靠性和靈活性，已經成為現代航空機載系統設備互聯的最有效的解\r\n決方案，廣泛的應用于飛機、艦船、坦克...

?? 2013-08-26

一種基于CPLD和多處理器結構的控制網絡節點設計方案

節點是網絡系統的基本控制單元，論文提出了一種基于CPLD和多處理器結構的控制網絡節點設計方案，它能夠提高單節點并行處理能力，其模塊化結構增強了節點的可靠性。...

?? 2013-08-31

基于CPLD的多功能信號發生器設計

基于CPLD的多功能信號發生器設計.PDF...

?? 2013-09-02

大型設計中FPGA的多時鐘設計策略,很詳細的描述了在FPGA設計中時鐘設計的方法

大型設計中FPGA的多時鐘設計策略,很詳細的描述了在FPGA設計中時鐘設計的方法...

?? 2013-09-04