亚洲国产精品久久,久久精品国产99国产精品,国产精品一二三

多點觸摸

多制式數字視頻信號轉換電路的開發實踐

介紹了多制式數字視頻信號轉換電路的實驗設計。其主要功能是對模擬視頻信號進行解碼和數字化，并作隔行／逐行轉換、尺度變換、幀頻轉換等處理，同時為PDP整機提供行、場同步信號以及消隱和時鐘信號等。

標簽： 制式數字視頻信號實踐轉換電路

上傳時間： 2013-12-16

上傳用戶：nanshan
基于MDK RTX 的COrtex-M3 多任務應用設計

基于MDK RTX 的COrtex—M3 多任務應用設計武漢理工大學方安平武永誼摘要：本文描述了如何在Cortex—M3 上使用MDK RL—RTX 的方法，并給出了一個簡單的多任務應用設計。關鍵詞：MDK RTX，Cortex，嵌入式，ARM， STM32F103VB 1 MDK RL—RTX 和COrtex—M3 概述 MDK 開發套件源自德國Keil 公司，是ARM 公司目前最新推出的針對各種嵌入式處理器的軟件開發工具。MDKRL—IUX 是一個實時操作系統(RTOS)內核，完全集成在MDK 編譯器中。廣泛應用于ARM7、ARM9 和Cortex-M3 設備中。它可以靈活解決多任務調度、維護和時序安排等問題。基于RL—I 訂X 的程序由標準的C 語言編寫，由Real—View 編譯器進行編譯。操作系統依附于C 語言使聲明函數更容易，不需要復雜的堆棧和變量結構配置，大大簡化了復雜的軟件設計，縮短了項目開發周期。

標簽： COrtex-M MDK RTX 多任務

上傳時間： 2014-12-23

上傳用戶：Yue Zhong
Altium Designer的Protel中多通道功能在原理圖及PCB中的使用技巧

Altium Designer 的Protel 中多通道功能在原理圖及PCB

標簽： Designer Altium Protel PCB

上傳時間： 2013-10-08

上傳用戶：王楚楚
Altium+Designer+原理圖和PCB多通道設計方法介紹

Altium+Designer+原理圖和PCB多通道設計方法介紹

標簽： Designer Altium PCB 原理圖

上傳時間： 2013-11-14

上傳用戶：hz07104032
辦公設備多紙張檢測電路PCB源文件

此電路是我個人設計的！是一個辦公設備多紙張檢測電路！遇到一次多紙張進機就自動檢出！

標簽： PCB 辦公設備檢測電路

上傳時間： 2014-01-14

上傳用戶：ouyangmark
多層PCB設計經驗

PCB設計經驗，多層PCB設計經驗。

標簽： PCB 多層設計經驗

上傳時間： 2013-11-07

上傳用戶：suoyuan
多層線路板設計

多層線路板設計

標簽： 多層線路板設計

上傳時間： 2014-12-24

上傳用戶：HZB20416
多層印制板設計基本要領

【摘要】本文結合作者多年的印制板設計經驗，著重印制板的電氣性能，從印制板穩定性、可靠性方面，來討論多層印制板設計的基本要求。【關鍵詞】印制電路板；表面貼裝器件；高密度互連；通孔【Key words】Printed Circuit Board；Surface Mounting Device；High Density Interface；Via一．概述印制板（PCB－Printed Circuit Board）也叫印制電路板、印刷電路板。多層印制板，就是指兩層以上的印制板，它是由幾層絕緣基板上的連接導線和裝配焊接電子元件用的焊盤組成，既具有導通各層線路，又具有相互間絕緣的作用。隨著SMT（表面安裝技術）的不斷發展，以及新一代SMD（表面安裝器件）的不斷推出，如QFP、QFN、CSP、BGA（特別是MBGA），使電子產品更加智能化、小型化，因而推動了PCB工業技術的重大改革和進步。自1991年IBM公司首先成功開發出高密度多層板（SLC）以來，各國各大集團也相繼開發出各種各樣的高密度互連（HDI）微孔板。這些加工技術的迅猛發展，促使了PCB的設計已逐漸向多層、高密度布線的方向發展。多層印制板以其設計靈活、穩定可靠的電氣性能和優越的經濟性能，現已廣泛應用于電子產品的生產制造中。下面，作者以多年設計印制板的經驗，著重印制板的電氣性能，結合工藝要求，從印制板穩定性、可靠性方面，來談談多層制板設計的基本要領。

標簽： 多層印制板

上傳時間： 2013-11-19

上傳用戶：zczc
信號完整性知識基礎(pdf)

現代的電子設計和芯片制造技術正在飛速發展，電子產品的復雜度、時鐘和總線頻率等等都呈快速上升趨勢，但系統的電壓卻不斷在減小，所有的這一切加上產品投放市場的時間要求給設計師帶來了前所未有的巨大壓力。要想保證產品的一次性成功就必須能預見設計中可能出現的各種問題，并及時給出合理的解決方案，對于高速的數字電路來說，最令人頭大的莫過于如何確保瞬時跳變的數字信號通過較長的一段傳輸線，還能完整地被接收，并保證良好的電磁兼容性，這就是目前頗受關注的信號完整性（SI）問題。本章就是圍繞信號完整性的問題，讓大家對高速電路有個基本的認識，并介紹一些相關的基本概念。第一章高速數字電路概述.....................................................................................51.1 何為高速電路...............................................................................................51.2 高速帶來的問題及設計流程剖析...............................................................61.3 相關的一些基本概念...................................................................................8第二章傳輸線理論...............................................................................................122.1 分布式系統和集總電路.............................................................................122.2 傳輸線的RLCG 模型和電報方程...............................................................132.3 傳輸線的特征阻抗.....................................................................................142.3.1 特性阻抗的本質.................................................................................142.3.2 特征阻抗相關計算.............................................................................152.3.3 特性阻抗對信號完整性的影響.........................................................172.4 傳輸線電報方程及推導.............................................................................182.5 趨膚效應和集束效應.................................................................................232.6 信號的反射.................................................................................................252.6.1 反射機理和電報方程.........................................................................252.6.2 反射導致信號的失真問題.................................................................302.6.2.1 過沖和下沖.....................................................................................302.6.2.2 振蕩：.............................................................................................312.6.3 反射的抑制和匹配.............................................................................342.6.3.1 串行匹配.........................................................................................352.6.3.1 并行匹配.........................................................................................362.6.3.3 差分線的匹配.................................................................................392.6.3.4 多負載的匹配.................................................................................41第三章串擾的分析...............................................................................................423.1 串擾的基本概念.........................................................................................423.2 前向串擾和后向串擾.................................................................................433.3 后向串擾的反射.........................................................................................463.4 后向串擾的飽和.........................................................................................463.5 共模和差模電流對串擾的影響.................................................................483.6 連接器的串擾問題.....................................................................................513.7 串擾的具體計算.........................................................................................543.8 避免串擾的措施.........................................................................................57第四章 EMI 抑制....................................................................................................604.1 EMI/EMC 的基本概念..................................................................................604.2 EMI 的產生..................................................................................................614.2.1 電壓瞬變.............................................................................................614.2.2 信號的回流.........................................................................................624.2.3 共模和差摸EMI ..................................................................................634.3 EMI 的控制..................................................................................................654.3.1 屏蔽.....................................................................................................654.3.1.1 電場屏蔽.........................................................................................654.3.1.2 磁場屏蔽.........................................................................................674.3.1.3 電磁場屏蔽.....................................................................................674.3.1.4 電磁屏蔽體和屏蔽效率.................................................................684.3.2 濾波.....................................................................................................714.3.2.1 去耦電容.........................................................................................714.3.2.3 磁性元件.........................................................................................734.3.3 接地.....................................................................................................744.4 PCB 設計中的EMI.......................................................................................754.4.1 傳輸線RLC 參數和EMI ........................................................................764.4.2 疊層設計抑制EMI ..............................................................................774.4.3 電容和接地過孔對回流的作用.........................................................784.4.4 布局和走線規則.................................................................................79第五章電源完整性理論基礎...............................................................................825.1 電源噪聲的起因及危害.............................................................................825.2 電源阻抗設計.............................................................................................855.3 同步開關噪聲分析.....................................................................................875.3.1 芯片內部開關噪聲.............................................................................885.3.2 芯片外部開關噪聲.............................................................................895.3.3 等效電感衡量SSN ..............................................................................905.4 旁路電容的特性和應用.............................................................................925.4.1 電容的頻率特性.................................................................................935.4.3 電容的介質和封裝影響.....................................................................955.4.3 電容并聯特性及反諧振.....................................................................955.4.4 如何選擇電容.....................................................................................975.4.5 電容的擺放及Layout ........................................................................99第六章系統時序.................................................................................................1006.1 普通時序系統...........................................................................................1006.1.1 時序參數的確定...............................................................................1016.1.2 時序約束條件...................................................................................1066.2 源同步時序系統.......................................................................................1086.2.1 源同步系統的基本結構...................................................................1096.2.2 源同步時序要求...............................................................................110第七章 IBIS 模型................................................................................................1137.1 IBIS 模型的由來...................................................................................... 1137.2 IBIS 與SPICE 的比較.............................................................................. 1137.3 IBIS 模型的構成...................................................................................... 1157.4 建立IBIS 模型......................................................................................... 1187.4 使用IBIS 模型......................................................................................... 1197.5 IBIS 相關工具及鏈接..............................................................................120第八章高速設計理論在實際中的運用.............................................................1228.1 疊層設計方案...........................................................................................1228.2 過孔對信號傳輸的影響...........................................................................1278.3 一般布局規則...........................................................................................1298.4 接地技術...................................................................................................1308.5 PCB 走線策略............................................................................................134

標簽： 信號完整性

上傳時間： 2014-05-15

上傳用戶：dudu1210004
pcb layout design(臺灣硬件工程師15年經驗

PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

標簽： layout design pcb 硬件工程師

上傳時間： 2013-10-22

上傳用戶：pei5