GAL器件的開發與應用.rar GAL器件的開發與應用.rar
上傳時間： 2013-07-14
上傳用戶：feichengweoayauya
系統采用ATME189S52 為微控制器(MCE)核心，實現了可控的恒定直流電流源設計。核心恒流模塊采用自反饋電路連接大功率場效應管IRFZ44NL，使得電流輸出范圍達到20~2000
上傳時間： 2013-07-05
上傳用戶：cy_ewhat
大功率照明驅動電路 PT4107 在系統設計中，最具挑戰性的工作是如何提高整機效率。在圖 1典應用電路中電路中除了芯片的固定消耗外，主要有 5 個元件會影響效率，它們是整流二極管、
上傳時間： 2013-06-19
上傳用戶：t1213121
本文提出了一種適合于嵌入式SoC的USB器件端處理器的硬件實現結構。并主要研究了USB器件端處理器的RTL級實現及FPGA原型驗證、和ASIC實現研究，包括從模型建立、算法仿真、各個模塊的RTL級設計及仿真、FPGA的下載測試和ASIC的綜合分析。它的速度滿足預定的48MHz，等效門面積不超過1萬門，完全可應用于SOC設計中。 本文重點對嵌入式USB器件端處理器的FPGA實現作了研究。為了準確測試本處理器的運行情況，本文應用串口傳遞測試數據入FPGA開發板，測試模塊讀入測試數據，發送入PC機的主機端。通過NI-VISA充當軟件端，檢驗測試數據的正確。
上傳時間： 2013-07-24
上傳用戶：1079836864
本課題為研究大功率永磁無刷直流電機及其驅動系統而設計了一臺50kW 多相永磁無刷直流電機，該電機的設計最大限度地模擬了某大功率多相永磁無刷直流電機的基本結構，驅動系統也基本采用了某大功率永磁無刷直流電機的主電路結構。全文內容如下： 本文介紹了一種以晶閘管為主要功率元件的大功率永磁無刷直流電機驅動系統。本文通過對電機各運行的狀態的分類分析，總結了這種驅動系統的觸發邏輯控制規律，優化了邏輯控制程序，為永磁無刷直流電機驅動系統的仿真和實際系統的開發提供了依據。 本文通過對驅動系統換流過程的詳細分析，總結了有關參數如電機電感、換相電容等對電機換流過程的影響程度、趨勢和規律。給出了驅動系統主要參數選取的依據和選擇方法，并通過樣機進行了實驗驗證，為大功率永磁無刷直流電機驅動系統的主電路設計提供理論支持。為準確預測大功率永磁無刷直流電機驅動系統的運行性能，建立了永磁無刷直流電機的電路模型和S函數模型，并闡述了其在Matlab/Simulink 平臺下的建模原理和實現方法。 本文提出的兩種電機模型，相互補充，準確預知了永磁無刷電機驅動系統的運行特性，大大加速驅動系統研制過程。其中，電路模型具有仿真效率高，便于研究驅動系統主電路參數對系統性能的影響，從而對主電路參數進行優化；S 函數模型便于對電機內部細節進行分析，為揭示電機內部變量的變化規律提供了有力的手段。
上傳時間： 2013-07-04
上傳用戶：mikesering
本文對燃料電池車用DC/DC變換器的基本原理以及控制策略進行了較為詳盡的分析和討論，對基于ARM的DC/DC變換器控制系統的軟硬件設計作了較為詳盡的論述，對控制系統的電磁兼容作了詳細的研究并給出了提高電磁兼容能力的措施。本文介紹了本課題研究的背景，燃料電池電動汽車的特性和研究的目的與意義并分析了大功率DC/DC變換器主電路的拓撲結構、工作原理和電磁兼容環境。在此基礎上，從控制電路的最小系統、檢測系統、脈沖發生系統以及驅動電路、CAN通訊電路等方面重點討論了DC/DC變換器控制系統的硬件設計以及驅動電路的設計。本文在DC/DC變換器電感電流連續狀態空間小信號數學模型的基礎上，應用MATLAB軟件對大功率DC/DC變換器單環控制系統進行了建模和仿真分析，給出了具有實際指導意義的結論，設計了基于ARM控制系統的軟件結構并編寫了相應的軟件代碼。此外，本文從硬件和軟件兩個方面重點討論了控制系統的電磁兼容以及抗干擾措施。在系統硬件和軟件基礎上進行了功率試驗并給出了試驗結果以及今后改進的方向。
上傳時間： 2013-07-12
上傳用戶：wao1005
easy，51pro，3.0編程器在2.0的基礎上增加了更多的芯片器件
上傳時間： 2013-07-25
上傳用戶：qazwsc
I2C總線規范與I2C器件C51讀寫程序 本文簡要介紹了I2C總線，并給出了I2C器件的C51讀寫程序，極大的方便了大家對I2C總線的學習和設計應用。程序設計采用模塊化設計，方便
上傳時間： 2013-06-22
上傳用戶：763274289
光電子器件模型與OEIC模擬 作者：陳維友;楊樹人;劉式墉 本書是作者多年來在光電子器件電路模型和光電集成回路計算機輔助分析研究方面的工作總結。
上傳時間： 2013-04-24
上傳用戶：lty6899826
FPGA是一種可通過用戶編程來實現各種數字電路的集成電路器件。用FPGA設計數字系統有設計靈活、低成本，低風險、面市時間短等好處。本課題在結合國際上FPGA器件方面的各種研究成果基礎上，對FPGA器件結構進行了深入的探討，重點對FPGA的互連結構進行了分析與優化。FPGA器件速度和面積上相對于ASIC電路的不足很大程度上是由可編程布線結構造成的，FPGA一般用大量的可編程傳輸管開關和通用互連線段實現門器件的連接，而全定制電路中僅用簡單的金屬線實現，傳輸管開關帶來很大的電阻和電容參數，因而速度要慢于后者。這也說明，通過優化可編程連接方式和布線結構，可大大改善電路的性能。本文研究了基于SRAM編程技術的FPGA器件中邏輯模塊、互連資源等對FPGA性能和面積的影響。論文中在介紹FPGA器件的體系構架后，首先對開關矩陣進行了研究，結合Wilton開關矩陣和Disioint開關矩陣的特點，得到一個連接更加靈活的開關矩陣，提高了FPGA器件的可布線性，接著本課題中又對通用互連線長度、通用互連線間的連接方式和布線通道的寬度等進行了探討，并針對本課題中的FPGA器件，得出了一套適合于中小規模邏輯器件的通用互連資源結構，仿真顯示新的互連方案有較好的速度和面積性能，在互連資源的面積和性能上達到一個很好的折中。 接下來課題中對FPGA電路的可編程邏輯資源進行了研究，得到了一種邏輯規模適中的粗粒度邏輯塊簇，該邏輯塊簇采用類似Xilinx 公司的FPGA產品的LUT加觸發器結構，使邏輯塊簇內部基本邏輯單元的聯系更加緊密，提高了邏輯資源的功能和利用率。隨后我們還研究了IO模塊數目的確定和分布式SRAM結構中編程電路結構的設計，并簡單介紹了SRAM單元的晶體管級設計原理。最后，在對FPGA構架研究基礎上，完成了一款FPGA電路的設計并設計了相應的電路測試方案，該課題結合CETC58研究所的一個重要項目進行，目前已成功通過CSMC0.6μm 2P2M工藝成功流片，測試結果顯示其完全達到了預期的性能。
上傳時間： 2013-04-24
上傳用戶：6546544
