<dl id="ms4qg"></dl>
英語漢語詞典，英漢電工電子大詞典。
上傳時(shí)間： 2013-10-26
上傳用戶：zuozuo1215
大西瓜FPGA開發(fā)板的教程，比較詳細(xì)。
標(biāo)簽： FPGA 開發(fā)板 進(jìn)階 教程
上傳時(shí)間： 2013-12-20
上傳用戶：coeus
大容量高速實(shí)時(shí)數(shù)據(jù)存儲(chǔ)方案
上傳時(shí)間： 2014-01-04
上傳用戶：herog3
當(dāng)設(shè)計(jì)高速信號(hào)PCB或者復(fù)雜的PCB時(shí)，常常需要考慮信號(hào)的干擾和抗干擾的問題，也就是設(shè)計(jì)這樣的PCB時(shí)，需要提高PCB的電磁兼容性。為了實(shí)現(xiàn)這個(gè)目的，除了在原理圖設(shè)計(jì)時(shí)增加抗干擾的元件外，在設(shè)計(jì)PCB時(shí)也必須考慮這個(gè)問題，而最重要的實(shí)現(xiàn)手段之一就是使用高速信號(hào)布線的基本技巧和原則。 高速信號(hào)布線的基本技巧包括控制走線長度、蛇形布線、差分對布線和等長布線，使用這些基本的布線方法，可以大大提高高速信號(hào)的質(zhì)量和電磁兼容性。下面分別介紹這些布線方法的設(shè)置和操作。
上傳時(shí)間： 2015-01-02
上傳用戶：gtzj
為解決目前高速信號(hào)處理中的數(shù)據(jù)傳輸速度瓶頸以及傳輸距離的問題，設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA 的高速數(shù)據(jù)傳輸系統(tǒng)，本系統(tǒng)借助Altera Cyclone III FPGA 的LVDS I/O 通道產(chǎn)生LVDS 信號(hào)，穩(wěn)定地完成了數(shù)據(jù)的高速、遠(yuǎn)距離傳輸。系統(tǒng)所需的8B/10B 編解碼、數(shù)據(jù)時(shí)鐘恢復(fù)(CDR)、串/并行轉(zhuǎn)換電路、誤碼率計(jì)算模塊均在FPGA 內(nèi)利用VHDL 語言設(shè)計(jì)實(shí)現(xiàn)，大大降低了系統(tǒng)互聯(lián)的復(fù)雜度和成本，提高了系統(tǒng)集成度和穩(wěn)定性。
上傳時(shí)間： 2013-11-25
上傳用戶：爺?shù)臍赓|(zhì)
具有OBFL功能的電路板經(jīng)配置后，可以把故障相關(guān)數(shù)據(jù)存儲(chǔ)在非易失性存儲(chǔ)器中，并可在日后加以檢索和顯示以用于故障分析。這些故障記錄有助于電路板故障的事后檢查。要實(shí)現(xiàn)OBFL系統(tǒng)功能，需要同時(shí)使用軟硬件。在硬件方面，需要：a)確定給出電路板件故障信息的板載OBFL資源(如溫度感應(yīng)器、存儲(chǔ)器、中斷資源、電路板ID，等等)；b)在電路板或者系統(tǒng)出現(xiàn)故障時(shí)用以保存故障信息的板載非易失性存儲(chǔ)。OBFL軟件的作用是在正常的電路板運(yùn)行以及電路板故障期間配置電路板變量并將其作為OBFL記錄存儲(chǔ)在非易失性存儲(chǔ)中。OBFL軟件還應(yīng)具備一定的智能，能夠分析多項(xiàng)出錯(cuò)事件、記錄和歷史故障記錄，以逐步縮小范圍的方式確認(rèn)故障原因。這種分析可以大大減輕故障排查工作，否則將有大量的OBFL記錄需要故障分析工程師手動(dòng)核查。
上傳時(shí)間： 2013-10-30
上傳用戶：dapangxie
數(shù)字三相鎖相環(huán)中含有大量乘法運(yùn)算和三角函數(shù)運(yùn)算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實(shí)現(xiàn)方案，利用乘法模塊復(fù)用和CORDIC算法實(shí)現(xiàn)三角函數(shù)運(yùn)算，并用Verilog HDL硬件描述語言對優(yōu)化前后的算法進(jìn)行了編碼實(shí)現(xiàn)。仿真和實(shí)驗(yàn)結(jié)果表明，優(yōu)化后的數(shù)字三相鎖相環(huán)大大節(jié)省了FPGA的資源，并能快速、準(zhǔn)確地鎖定相位，具有良好的性能。
標(biāo)簽： FPGA 數(shù)字 三相 優(yōu)化設(shè)計(jì)
上傳時(shí)間： 2013-10-22
上傳用戶：emhx1990
LVDS(低壓差分信號(hào))標(biāo)準(zhǔn)ANSI/TIA /E IA26442A22001廣泛應(yīng)用于許多接口器件和一些ASIC及FPGA中。文中探討了LVDS的特點(diǎn)及其PCB (印制電路板)設(shè)計(jì),糾正了某些錯(cuò)誤認(rèn)識(shí)。應(yīng)用傳輸線理論分析了單線阻抗、雙線阻抗及LVDS差分阻抗計(jì)算方法,給出了計(jì)算單線阻抗和差分阻抗的公式,通過實(shí)際計(jì)算說明了差分阻抗與單線阻抗的區(qū)別,并給出了PCB布線時(shí)的幾點(diǎn)建議。關(guān)鍵詞: LVDS, 阻抗分析, 阻抗計(jì)算, PCB設(shè)計(jì) LVDS (低壓差分信號(hào))是高速、低電壓、低功率、低噪聲通用I/O接口標(biāo)準(zhǔn),其低壓擺幅和差分電流輸出模式使EM I (電磁干擾)大大降低。由于信號(hào)輸出邊緣變化很快,其信號(hào)通路表現(xiàn)為傳輸線特性。因此,在用含有LVDS接口的Xilinx或Altera等公司的FP2GA及其它器件進(jìn)行PCB (印制電路板)設(shè)計(jì)時(shí),超高速PCB設(shè)計(jì)和差分信號(hào)理論就顯得特別重要。
上傳時(shí)間： 2013-10-31
上傳用戶：adada
介紹了基于Matlab/RTW（Real-time Workshop）和RTX（Real-time extension）構(gòu)建實(shí)時(shí)仿真系統(tǒng)的方法；針對基于RTX的實(shí)時(shí)仿真系統(tǒng)不能直接進(jìn)行在線調(diào)參的不足，提出了一種利用C API（C文件應(yīng)用程序接口）實(shí)現(xiàn)在線調(diào)參的方法。經(jīng)過實(shí)驗(yàn)證明，此仿真系統(tǒng)不僅具有很強(qiáng)的實(shí)時(shí)性，并且擁有良好的人機(jī)交互能力；另外，在線調(diào)參功能的實(shí)現(xiàn)使仿真試驗(yàn)的效率得到了大大的提高，而且還可以作為一種故障注入方法來考察模型的容錯(cuò)能力，是基于RTX實(shí)時(shí)仿真系統(tǒng)的一大改良。
標(biāo)簽： API RTX 實(shí)時(shí)仿真系統(tǒng)
上傳時(shí)間： 2014-03-20
上傳用戶：lizhizheng88
針對電力參數(shù)復(fù)雜，多變，難以及時(shí)掌握實(shí)時(shí)信息的特點(diǎn)，給出了一種基于電能計(jì)量芯片ADE7878的電力參數(shù)遠(yuǎn)程監(jiān)測系統(tǒng)，采用STM32F103RC作為主控CPU，實(shí)時(shí)讀取ADE7878采集的電力參數(shù)信息，并由無線傳輸模塊DTU將數(shù)據(jù)信息發(fā)送至后臺(tái)服務(wù)器。通過對電梯電流監(jiān)測的實(shí)驗(yàn)數(shù)據(jù)，可以清楚地看到系統(tǒng)對于突變信號(hào)的捕捉能力，在此基礎(chǔ)上經(jīng)過電能計(jì)量芯片內(nèi)部的高速數(shù)字信號(hào)處理器DSP進(jìn)行處理、計(jì)算，得到需要的各項(xiàng)電力參數(shù)，實(shí)時(shí)地傳輸?shù)椒?wù)器及手機(jī)上。本系統(tǒng)不僅能夠有效地監(jiān)測單相、三相四線電路的電流、電壓、有功、無功電能等參數(shù)，還能通過GPRS將信號(hào)遠(yuǎn)程傳輸，大大減輕工作量，有利于及時(shí)排除故障，有廣泛的應(yīng)用前景，并可為相關(guān)產(chǎn)品開發(fā)測試提供參。
標(biāo)簽： 遠(yuǎn)程 電力監(jiān)測系統(tǒng)
上傳時(shí)間： 2013-10-23
上傳用戶：liu123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
