亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

大大的 大大

  • 基于DSP和FPGA的開放式運動控制平臺研究及其應用

    該文主要介紹基于DSP(TMS320LF2407A)和CPLD(MAX3128A)伺服運動控制平臺的設計.文中在討論了永磁同步電機的控制策略的基礎上提出了針對表面式永磁同步伺服電機的i=0的矢量控制,介紹了通過光電碼盤確定永磁同步電機轉子磁極位置的方法,以及SVPWM的原理和特性及其數字實現方法.詳細闡述由TMS320LF2407A和MAX3128A構建的傳動控制系統平臺.以上述平臺為基礎,設計了一個基于矢量控制的三環永磁同步伺服系統,為解決典Ⅱ系統超調和抗擾性的矛盾,將IP調節器引入系統.通過試驗證明IP調節器在不影響系統抗擾性和穩態精度的前提下,大大降低了電流的超調.工程實踐證明了設計的正確性.為了滿足用戶對系統方便操作和監視的要求,實現參數在線修改以及故障綜合,并滿足一定可視性,提出并設計了基于RS232的串行通訊程序,包括兩部分:PC機的監控系統和數字操作器.文中詳細分析了設計數字操作器的硬件模塊及框圖和軟件流程,實際應用表明數字操作器方便了用戶對系統的操縱和監視,已在實際工程中得到應用.

    標簽: FPGA DSP 開放式 運動控制平臺

    上傳時間: 2013-04-24

    上傳用戶:ainimao

  • 參數化Viterbi譯碼器的FPGA實現

    本文以某型號接收機的應用為背景,主要論述了如何實現基于FPGA的參數化的Viterbi譯碼器的知識產權(IP)核。文中詳細論述了譯碼器的內部結構、VerilogHDL(硬件描述語言)實現、仿真測試等。這些可變的參數包括:碼型、ACS(加比選)單元的數目、軟判決比特數、回溯深度等。用戶可以根據自己的需要設置不同的參數由開發工具生成不同的譯碼器用于不同的系統。  本文的創新之處在于,針對FPGA的內部結構提出了一種新的累加度量RAM的組織形式,大大節省了嵌入式RAM塊;提出了一種新的累加度量值的歸一化辦法;此外還給出了用Matlab建模得到軟判決信息輔助仿真工具進行電路仿真的方法,大大提高了仿真的速度。  所設計的(2,1,7)連續型5比特軟判決譯碼器已經應用于某型號接收機,經受了實際應用的考驗產生了巨大的經濟效益。

    標簽: Viterbi FPGA 參數 譯碼器

    上傳時間: 2013-04-24

    上傳用戶:waizhang

  • 基于FPGA的8051單片機IP核設計及應用

    單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數據存儲器、定時/計數器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統設計的體系結構與指令系統,所以它最能滿足嵌入式系統的應用要求。Intel公司生產的MCS-51系列單片機是我國目前應用最廣的單片機之一。 隨著可編程邏輯器件設計技術的發展,每個邏輯器件中門電路的數量越來越多,一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統的功耗和成本,提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數字電路中常用但比較復雜的功能塊,設計成可修改參數的模塊,讓其他用戶可以直接調用這些模塊,這樣就大大減輕了工程師的負擔,避免重復勞動。隨著FPGA的規模越來越大,設計越來越復雜,使用IP核是一個發展趨勢。 本課題結合FPGA與8051單片機的優點,主要針對以下三個方面研究: (1)FPGA開發平臺的硬件實現選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件,采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內程序存儲器,搭建FPGA的硬件開發平臺。 (2)用VHDL語言實現8051IP核分析研究8051系列單片機內部各模塊結構以及各部分的連接關系,實現了基于FPGA的8051IP核。主要包括如下幾個模塊:CPU模塊、片內數據存儲器模塊、定時/計數器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復位模塊等。 (3)基于FPGA的8051IP核應用用所設計的8051IP核,實現了對一個4×4鍵盤的監測掃描、鍵盤確認、按鍵識別等應用。

    標簽: FPGA 8051 單片機 IP核

    上傳時間: 2013-04-24

    上傳用戶:1417818867

  • 基于FPGA的DAB信道編碼器輸入接口的設計與實現

    電臺廣播在我們的社會生活中占有重要的地位。隨著我國廣播事業的發展,對我國廣播業開發技術、信號的傳輸質量和速度提出了更高更新的要求,促使廣播科研人員不斷更新現有技術,以滿足人民群眾日益增長的需求。 本論文主要分析了現行廣播發射臺的數字廣播激勵器輸入接口的不足之處,根據歐洲ETS300799標準,實現了一種激勵器輸入接口的解決方案,這種方案將復接器送來的ETI(NA,G704)格式的碼流轉換成符合ETS300799標準ETI(NI)的標準碼流,并送往后面的信道編碼器。ETI(NA,G704)格式與現行的ETI(NI,G703)格式相比,主要加入了交織和RS糾錯編碼,使得信號抗干擾能力大大加強,提高了節目從演播室到發射臺的傳輸質量,特別是實時直播節目要求信號質量比較好時具有更大的作用。 本論文利用校驗位為奇數個的RS碼,對可檢不可糾的錯誤發出報警信號,通過其它方法替代原有信號,對音質影響不大,節省了糾正這個錯誤的資源和開發成本。 同時,我們采用FPGA硬件開發平臺和VHDL硬件描述語言編寫代碼實現硬件功能,而不采用專用芯片實現功能,使得修改電路和升級變得異常方便,大大提高了開發產品的效率,降低了成本。 經過軟件仿真和硬件驗證,本系統已經基本實現了預想的功能,擴展性較好,硬件資源開銷較小,具有實用價值。

    標簽: FPGA DAB 信道 編碼器

    上傳時間: 2013-07-15

    上傳用戶:afeiafei309

  • 基于ARM的嵌入式網絡電能計量系統的研究

    基于ARM的嵌入式網絡電能計量系統的研究電力電子與電力傳動專業隨著市場經濟的不斷發展,人們生活水平的日益提高,用電量也持續上升。電能的計量是否公平、公正已成為人們十分關心的問題。作為電能量的計量工具電能表已成為各行各業用電不可缺少且非常重要的儀表。由于傳統的電能表有計量不精確、人工抄表費時費力、統計繁瑣等缺點,因此,研究開發高精度、低功耗、網絡化、智能化的電能表是明顯的趨勢。 嵌入式系統技術是近幾年電子產品設計領域最為熱門的技術之一,目前已廣泛應用于工業控制、智能交通、信息家電、公共服務等領域。嵌入式系統正對人類的后PC時代產生著深遠的影響。 本文針對傳統的機電式電能表的缺點和不足,結合當前的嵌入式系統技術和網絡技術,研究并設計了一套基于ARM處理器、CAN總線和以太網傳輸的嵌入式網絡電能表系統。此系統主要由網絡中繼模塊和電能量采集終端兩部分組成。網絡中繼模塊硬件采用了PHILIPS的LPC2290作為中央處理器。LPC2290是一款16/32位RISC微處理器,采用ARM公司的ARM7TDMI-S內核,提供了兩路CAN總線和其它一些片上通用外設接口。采用L2C2290處理器,不但降低了整個系統的設計成本,而且也大大減少了額外的接口電路。網絡中繼模塊軟件是通過μCLinux操作系統內嵌的BOA實現嵌入式WEB服務器,并應用CGI接口程序完成了動態網頁程序的編制。電能量采集終端采用專用電能芯片、單片機和CAN控制器實現。網絡中繼模塊和電能量采集終端之間通過CAN總線進行通信,保證了信息的可靠性。當客戶端通過網絡瀏覽器訪問WEB服務器時,CGI程序就將電能量采集終端所采集的電能量數據上傳給客戶端,實現網絡自動抄表。

    標簽: ARM 嵌入式網絡 電能計量

    上傳時間: 2013-06-23

    上傳用戶:gxmm

  • 基于ARM的三維雕刻機控制系統設計

    雕刻機的數控系統是三維雕刻機的控制核心,其控制系統的性能直接關系著三維雕刻機的加工質量和加工效率,對雕刻機的性價比有著重要的影響。本論文在對三維雕刻機系統的結構和功能進行分析的基礎上,提出了一個以.ARM微處理器和CPLD器件構建硬件平臺、基于μC/OS-Ⅱ為嵌入式控制系統的解決方案,充分利用ARM微處理器的高速運算能力與CPLD的高速并行運算能力,大大減少了系統的外圍接口器件,有效的降低系統成本。 此方案中選用Philips公司的基于ARM7內核的LPC2214處理器作為主控芯片。對于系統的輸入/輸出的邏輯控制通過CPLD來實現,該芯片選用Atlera公司的EPM7128SLC84,作為處理器的外圍器件。同時對整個系統的硬件開發作了詳細說明:電源、SRAM、FLASH等芯片選型及設計;液晶顯示模塊及鍵盤的應用設計;電機的輸入輸出電路設計等。 軟件部分包括Boot Loader、RTOS、應用程序的設計等。其中,Rot Loader支持系統Boot、程序下載到RAM中執行和燒寫到Flash存儲器等功能;RTOS包括操作系統的移植、任務管理、任務間的通信等,應用程序的設計包括設備驅動程序、液晶顯示、鍵盤操作、電機控制等。同時用VB6.0開發了PC機下載控制界面,并對液晶模塊和電機進行調試。

    標簽: ARM 雕刻機 控制系統設計

    上傳時間: 2013-06-06

    上傳用戶:smthxt

  • 基于ARM的指紋采集系統研究

    隨著信息技術的不斷發展,安全、可靠的身份識別技術成為許多系統首先考慮的問題。指紋具有唯一性和穩定性,因此指紋采集技術是指紋識別技術中的最為重要的一個環節,伴隨著生物識別技術的不斷提高,以及指紋傳感器的性能不斷提升,指紋識別技術的應用越來越廣泛。因此,高質量的采集指紋圖像技術已經成為一個重要的研究課題。 本文的內容是基于ARM的指紋采集系統的設計。按照設計思想,系統主要包括兩個大的模塊:指紋圖像采集模塊、指紋圖像傳輸模塊。在設計工作中,根據系統的實現要求和本專業領域內最新技術的發展狀況,確定了以Samsung公司的ARM7處理器S3C44BOX和ALTERA公司的復雜可邏輯編程器件EPM240為核心的系統組成方案。 本文主要做的工作有:首先介紹了指紋識別技術的基本原理和方法,通過對不同類型指紋傳感器的比較選擇了性價比較高的電容式指紋傳感器。設計了以Samsung ARM和MBF200電容式指紋傳感器為主要組成部分的電容式指紋采集系統。在ADS1.2編譯環境下對ARM進行基于C語言和匯編語言混合編程的初始化程序,指紋采集程序以及數據傳輸程序;采用了USB技術實現系統與計算機之間的通訊,大大提高了指紋圖像數據的傳輸速度;采用CPLD對系統各個芯片之間的信號進行邏輯控制;采用SST公司的閃爍存儲器SST39VF160存放系統啟動程序Boot loader。 本文首先描述了整個系統的總體方案,然后主要從硬件電路設計和軟件編程兩個方面對系統進行了詳細的描述,硬件設計包括芯片的選型、核心芯片接口電路設計以及處理器的外圍電路設計,軟件設計包括系統主程序、指紋采集程序以及指紋數據通訊的流程圖。最后列舉了一些在調試過程中碰到的一些問題以及解決辦法,并為系統進一步優化提出了建議。

    標簽: ARM 指紋采集 系統研究

    上傳時間: 2013-07-23

    上傳用戶:zhf1234

  • 基于ARM平臺的嵌入式網絡控制器的設計與實現

    隨著計算機技術、通信技術、集成電路技術和控制技術的發展,傳統的工業控制領域正經歷著一場前所未有的變革,開始向網絡化方向發展。本文即從未來工業控制網絡發展的需要出發,設計并實現了以S3C2410微處理器為核心的嵌入式網絡控制器。 本文以S3C2410-32 位微處理為核心,設計并實現了具有1路以太網接口、1路 USB Host 接口、1路USB Device 接口、3路RS232串口、1個CAN總線擴展卡、1個RS485擴展卡、1個RS422擴展卡使用、8路A/D、1路D/A、4路 PWM、一個 240×320TFT LCD 顯示觸摸屏的功能強大的嵌入式網絡控制器。并在此基礎上,結合嵌入式操作系統Windows CE建立了一個嵌入式軟件開發平臺。 在深入研究和分析CANopen協議的基礎上,實現了基于Windows CE 的嵌入式 CANopen 協議棧,大大提高了嵌入式網絡控制器在現場總線上的通信和控制能力,為新型的網絡控制算法研究提供了實驗平臺。在探討了TCP/IP協議的基礎上研究了基于 Windows CE 的嵌入式 TCP/IP 協議棧,掌握了Windows CE 平臺的網絡 Socket 通信編程,使控制器能夠通過以太網接到Intranet或Intemet上。 在完成嵌入式網絡控制器硬件與軟件設計的基礎上,將控制器應用到了網絡化的嵌入式數控系統的中央數控單元中,實現數控系統等數控設備小型化、網絡化和集成化的需要。并以此為基礎,結合計算機控制實驗室建設,構建了三層(信息層、控制層和設備層)工業網絡實驗平臺,實現了實驗室設備真正的網絡互連,為網絡控制研究提供了一個高性能的平臺。

    標簽: ARM 嵌入式網絡 控制器

    上傳時間: 2013-06-10

    上傳用戶:hzy5825468

  • 嵌入式調試系統的研究與實現

    近年來,隨著計算機、微電子、通信及網絡技術、信息技術的發展、數字化產品的普及,嵌入式系統滲透到了各個領域,已經成為計算機領域的一個重要組成部分,成為新興的研究熱點,嵌入式軟件也在整個軟件產業中占據了重要地位。一個好的調試工具對軟件產品質量和開發周期的促進作用是不言而喻的,使得嵌入式調試工具成為了人們關注的重點。目前使用集成開發環境配合JTAG調試器進行開發是目前采用最多的一種嵌入式軟件開發調試方式。國內在JTAG調試器開發領域中相對落后,普遍采用的是國外的工具產品。因此開發功能強大的嵌入式調試系統具有重要的實際意義。 當前嵌入式系統中尤其流行和值得關注的是ARM系列的嵌入式處理器。為此本課題的目標就是設計并實現一個應用于ARM平臺的JTAG調試系統。GDB是一個源碼開放的功能強大的調試器,可以調試各種程序,包括 C、C++、JAvA、PASCAL、FORAN和一些其它的語言,還包括GNU所支持的所有微處理器的匯編語言。此外GDB同目標板交換信息的能力相當強,勝過絕大多數的商業調試內核,因此使用GDB不僅能夠保證強大的調試功能,同時可以降低調試系統的開發成本。為此本課題在對邊界掃描協議、ARM7TDMI片上仿真器Embedded-ICE和GDB遠程調試協議RSP做了深入研究的基礎上,實現了GDB調試器對嵌入式JTAG調試的支持。此外設計中還把可重夠計算技術引入到硬件JTAG協議轉換器的開發設計中,使調試器硬件資源可復用、易于升級,并大大提高了數據的傳輸速度。從而實現了一個低成本的、高效的、支持源代碼級調試的JTAG調試系統。

    標簽: 嵌入式 調試系統

    上傳時間: 2013-08-04

    上傳用戶:huangld

  • 基于FPGA的32位RISC處理器設計與實現

    隨著SOC技術、IP技術以及集成電路技術的發展,RISC軟核處理器的研究與開發設計開始受到了人們的重視。基于FPGA的RISC軟核處理器在各個行業開始得到了廣泛的應用,特別是在一些基于FPGA的嵌入式系統中有著越來越廣泛的應用前景。 該論文在研究了大量國內外技術文獻的基礎上,總結了RISC處理器發展的現狀與水平。認真分析了RISC處理器的基本結構,包括總線結構,流水線處理的原理,以及流水線數據通路和流水線控制的原理;并詳細分析了該設計采用的指令集——MIPS指令集的內在結構。設計出了一個32位RISC軟核處理器,這個軟核處理器采用五級流水線結構,能完成加法、減法、邏輯與、邏輯或、左移右移等算術邏輯操作,以及它們的組合操作。通過軟件仿真和在Altera的FPGA開發板上進行驗證,證明了所設計的32位RISC處理器能準確的執行所選用的MIPS指令集,運行速度能達到30MHz,功能良好。 通過對所設計對象特點及其可行性的研究,選用了Altera公司QuartusⅡ軟件作為設計與仿真驗證的環境。在設計方法上,該課題采用了自頂向下的設計方法。在設計過程中采用了邊設計邊驗證這種設計與驗證相結合的設計流程,大大提高了設計的可靠性。該課題在設計過程中還提出了兩個有效的設計思路:第一是在32位寄存器的設計中利用FPGA的內部RAM資源來設計,減少了傳輸延時,提高了運行速度,并大大減少了對FPGA內部資源的占用;第二是在系統架構上采用了柔性化的設計方法,使得設計可以根據實際的需求適當的增減相應的部件,以達到需求與性能的統一。這兩個方法都有效地解決了設計中出現的問題,提高了處理器的性能。

    標簽: FPGA RISC 處理器

    上傳時間: 2013-07-21

    上傳用戶:caozhizhi

主站蜘蛛池模板: 体育| 张家口市| 安岳县| 哈尔滨市| 老河口市| 乐至县| 腾冲县| 永新县| 吴江市| 丘北县| 灌阳县| 连城县| 武川县| 定日县| 枞阳县| 南漳县| 广水市| 汝阳县| 台安县| 酉阳| 昭觉县| 萨嘎县| 安多县| 海林市| 常德市| 会宁县| 乌鲁木齐县| 玉屏| 高尔夫| 奇台县| 花莲县| 和龙市| 邵阳市| 海安县| 洞头县| 青阳县| 麻江县| 资源县| 格尔木市| 犍为县| 绵竹市|