大圓機是一種涉及到計算機、機械、電子、控制等諸多領(lǐng)域，比較復雜的典型機電一體化產(chǎn)品。近幾年來，伴隨著我國針織行業(yè)的快速發(fā)展，大圓機的需求日益加大，傳統(tǒng)的基于MCU面板控制和采用薄膜按鍵方式的大圓機控制系統(tǒng)已經(jīng)無法滿足需求。隨著微處理器技術(shù)的發(fā)展，嵌入式技術(shù)以其高集成度和高穩(wěn)定性、高性價比在工控領(lǐng)域有著廣闊的應(yīng)用前景。 近幾年，隨著嵌入式技術(shù)的發(fā)展，對人機界面的要求越來越高，友好的圖形人機界面為嵌入式系統(tǒng)的人機交互提供了豐富的圖形圖像信息。uC/GUI是一款不僅可以實現(xiàn)快速開發(fā)，而且能夠提供低功耗型GUI支持的嵌入式GUI軟件。用戶可以使用它方便地定制出自己的圖形用戶界面，完成各種應(yīng)用程序的開發(fā)。因此已經(jīng)被越來越多的領(lǐng)域所采用。 本文在對大圓機系統(tǒng)的功能和控制要求進行分析的基礎(chǔ)上，提出了一個以ARM微處理器和CPLD器件為中心構(gòu)建硬件平臺、基于uC/OS-Ⅱ和uC/GUI的嵌入式大圓機控制系統(tǒng)解決方案。 此方案中的硬件平臺由主CPU核心應(yīng)用系統(tǒng)電路、人機交互接口電路、協(xié)處理器CPLD模塊電路等部分組成。主CPU采用Samsung公司的基于ARM7內(nèi)核的S3C44BOX處理器，人機交互接口電路采用觸摸屏和LCD液晶顯示器，為了解決閉環(huán)控制的問題，采用了CPLD作為協(xié)處理器，進行外圍擴展構(gòu)成控制電路，軟件部分包括uC/OS-Ⅱ、Boot Loader、設(shè)備驅(qū)動程序、人機界面和主控制應(yīng)用程序等。其中Boot Loader支持系統(tǒng)啟動,程序下載到RAM執(zhí)行和燒寫到Flash存儲器等功能,而人機界面和主控制應(yīng)用程序則基于設(shè)備驅(qū)動程序?qū)崿F(xiàn)了對于大圓機系統(tǒng)的控制。 與傳統(tǒng)的基于MCU或工控機的大圓機控制系統(tǒng)相比，基于此設(shè)計方案實現(xiàn)的控制系統(tǒng)具有低成本、高集成度和高性能等特點，具有較大的實用價值和廣闊的應(yīng)用前景。
標簽： CPLD ARM 控制系統(tǒng)
上傳時間： 2013-07-13
上傳用戶：皇族傳媒
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對高沉浸感的虛擬現(xiàn)實場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計為柱面屏幕，甚至是球面屏幕。當圖像投影在柱面屏幕的時候就會發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術(shù)。 一個大場景可視化系統(tǒng)由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現(xiàn)實應(yīng)用系統(tǒng)中，要實現(xiàn)高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機，它實時采集圖形服務(wù)器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計的核心部分在于系統(tǒng)的控制以及數(shù)字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內(nèi)部設(shè)計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計了一個ARM處理器模塊，用于上電時對系統(tǒng)在圖像變化處理時所需參數(shù)進行傳遞，并能實時從上位機更新參數(shù)。該設(shè)計在提高了系統(tǒng)性能的同時也便于系統(tǒng)擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計方案及模塊劃分，然后圍繞FPGA的設(shè)計介紹了SDRAM控制器的設(shè)計方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計。
上傳時間： 2013-04-24
上傳用戶：1047385479
隨著我國信息化發(fā)展進程加快，信息化覆蓋面擴大，信息安全問題也就隨之增多，其影響和后果也更加廣泛和嚴重。同時，信息安全及其對經(jīng)濟發(fā)展、國家安全和社會穩(wěn)定的重大影響，正日益突出地顯現(xiàn)出來，受到越來越多的關(guān)注。在和平年代，通過對信息載體進行大規(guī)模的物理破壞，從而達到危害信息安全的目的，在一定程度上是行不通的。然而，在信息安全的角力上，破壞者從來都沒有放棄過，他們把目標對準了信息載體中的數(shù)據(jù)，由于數(shù)據(jù)的易失性，計算機數(shù)據(jù)成為信息安全中的最大隱患，同時也是破壞信息安全的一個突破口。 本文提出研制硬盤加密卡的主要目的是為了防止對計算機數(shù)據(jù)的竊取，保護硬盤中的數(shù)據(jù)。破壞者在得到硬盤后，也不能夠得到硬盤中的數(shù)據(jù)，從而達到保護信息安全的目的。加密卡提供兩個符合ATA-6標準的接口，串接在主板IDE接口和硬盤之間。存儲在硬盤上的數(shù)據(jù)，是經(jīng)過加密以后的加密數(shù)據(jù)；從硬盤上讀出的數(shù)據(jù)，必須經(jīng)過該卡的解密才可被正常使用，否則只是一堆亂碼。加密卡采用FPGA技術(shù)實現(xiàn)IDE接口和加密算法，以減小加解密帶來的速度上的影響。 論文的工作重點主要有以下幾個方面的內(nèi)容：FPGA及VHDL語言的研究，ATA協(xié)議標準研究及IDE接口的FPGA實現(xiàn)。論文對ATA協(xié)議做了細致的研究，分析了硬盤接口的工作機制以及主機與硬盤之間的通信協(xié)議，并在此基礎(chǔ)上，重點研究了用FPGA的編程功能來實現(xiàn)一個計算機硬件底層接口協(xié)議的方法，詳細介紹了芯片的內(nèi)部框圖及FPGA的軟件流程圖，提出了在實現(xiàn)過程中應(yīng)注意的要點，最終用FPGA構(gòu)建了一個雙向IDE硬盤通道，實現(xiàn)了兩套符合ATA-6規(guī)范的IDE接口。
標簽： FPGA 硬盤 加密卡 中的應(yīng)用
上傳時間： 2013-08-02
上傳用戶：Ants
半導體器件物理基礎(chǔ) 電子入門到精通
上傳時間： 2013-04-24
上傳用戶：唐僧他不信佛
基于FPGA的彩色LED大屏幕顯示系統(tǒng)的設(shè)計與實現(xiàn)
標簽： LED 彩色 大屏幕顯示系統(tǒng)
上傳時間： 2013-07-29
上傳用戶：362279997
熟練掌握Verilog HDL的十大基本功
標簽： verilog
上傳時間： 2013-05-18
上傳用戶：familiarsmile
隨著數(shù)字電視全國范圍丌播時間表的臨近，數(shù)字電視技術(shù)得到很大發(fā)展，數(shù)字電視信號在信源基帶數(shù)據(jù)和信道傳輸?shù)确矫嬉呀?jīng)進一步標準化，數(shù)字電視傳播途徑也越來越廣，在衛(wèi)星、地面及有線電視網(wǎng)中傳輸數(shù)字電視信號得到迅速發(fā)展。借著2008年奧運的東風，數(shù)字電視領(lǐng)域的應(yīng)用研究方興未艾。 本課題目的是完成有線數(shù)字電視廣播系統(tǒng)的重要設(shè)備--調(diào)制器的設(shè)計和實現(xiàn)，核心器件選用FPGA芯片。系統(tǒng)硬件實現(xiàn)以國家標準GY/T 170-2001(有線數(shù)字電視廣播信道編碼與調(diào)制規(guī)范)為主要依據(jù)，以Xilinx公司的Virtex系列(Virtex 4，Virtex 5)芯片及相關(guān)開發(fā)板(ML402、ML506)為平臺，主要任務(wù)是基于相關(guān)標準對其實用技術(shù)進行研究和開發(fā)。完成了信道編碼和調(diào)制的模塊劃分、Verilog HLD程序的編寫(或IP核的調(diào)用)和仿真以及在板調(diào)試和聯(lián)調(diào)等工作，設(shè)計目的是在提高整個系統(tǒng)集成度的前提下實現(xiàn)多頻點調(diào)制。 本文在研究現(xiàn)有數(shù)字電視網(wǎng)絡(luò)技術(shù)和相關(guān)產(chǎn)品的基礎(chǔ)上，以國標GY/T170-2001為主要依據(jù)并參閱了其他的相關(guān)標準，提出了多頻點QAM調(diào)制器的實現(xiàn)方案。整個工作包括：模塊劃分，完成了基帶物理接口(輸入)、包頭反轉(zhuǎn)與隨機化、RS編碼、卷積交織、碼流變換、差分編碼、星座映射、基帶成型(包括Nyquist濾波器、半帶濾波器、CIC濾波器的設(shè)計或模塊調(diào)用)、高端DAC的配置(輸出)等模塊的Verilog HLD程序的編寫(或者IP核調(diào)用)和仿真等工作；成功進行了開發(fā)板板級調(diào)試，調(diào)試的過程中充分利用Xilinx公司的開發(fā)板和調(diào)試軟件ChipScope，成功設(shè)計了驗證方案并進行了模塊驗證；最后進行了各模塊聯(lián)調(diào)工作，設(shè)計了系統(tǒng)驗證方案并成功完成對整個系統(tǒng)的驗證工作。 經(jīng)測試表明，該系統(tǒng)主要性能達到國家相關(guān)標準GY/T 198-2003(有線數(shù)字電視廣播QAM調(diào)制器技術(shù)要求和測量方法)規(guī)定的技術(shù)指標，可以進入樣機試生產(chǎn)環(huán)節(jié)。
標簽： 有線數(shù)字電視 廣播系統(tǒng) 信道編碼
上傳時間： 2013-04-24
上傳用戶：jiangfire
現(xiàn)場可編程門陣列(FPGA)是一種可實現(xiàn)多層次邏輯器件。基于SRAM的FPGA結(jié)構(gòu)由邏輯單元陣列來實現(xiàn)所需要的邏輯函數(shù)。FPGA中，互連線資源是預(yù)先定制的，這些資源是由各種長度的可分割金屬線，緩沖器和．MOS管實現(xiàn)的，所以相對于ASIC中互連線所占用的面積更大。為了節(jié)省芯片面積，一般都采用單個MOS晶體管來連接邏輯資源。MOS晶體管的導通電阻可以達到千歐量級，可分割金屬線段的電阻相對于MOS管來說是可以忽略的，然而它和地之間的電容達到了0.1pf[1]。為了評估FPGA的性能，用HSPICE仿真模型雖可以獲得非常精確的結(jié)果，但是基于此模型需要花費太多的時間。這在基于時序驅(qū)動的工藝映射和布局布線以及靜態(tài)時序分析中都是不可行的。于是，非常迫切地需要一種快速而精確的模型。 FPGA中連接盒、開關(guān)盒都是由MOS管組成的。FPGA中的時延很大部分取決于互連，而MOS傳輸晶體管在互連中又占了很大的比重。所以對于MOS管的建模對FPGA時延估算有很大的影響意義。對于MOS管，Muhammad[15]采用導通電阻來代替MOS管，然后用。Elmore[3]時延和Rubinstein[4]時延模型估算互連時延。Elmore時延用電路的一階矩來近似信號到達最大值50％時的時延，而Rubinstein也是通過計算電路的一階矩估算時延的上下邊界來估算電路的時延，然而他們都是用來計算RC互連時延。傳輸管是非線性器件，所以沒有一個固定的電阻，這就造成了Elmore時延和Rubinstein時延模型的過于近似的估算，對整體評估FPGA的性能帶來負面因素。 本論文提出快速而精確的現(xiàn)場可編程門陣列FPGA中的互連資源MOS傳輸管時延模型。首先從階躍信號推導出適合50％時延的等效電阻模型，然后在斜坡輸入的時候，給出斜坡輸入時的時延模型，并且給出等效電容的計算方法。結(jié)果驗證了我們精確的時延模型在時間上的開銷少的性能。 在島型FPGA中，單個傳輸管能夠被用來作為互連線和互連線之間的連接，或者互連線和管腳之間的連接，如VPR把互連線和管腳作為布線資源，管腳只能單獨作為輸入或者輸出管腳，以致于它們不是一個線網(wǎng)的起點就是線網(wǎng)的終點。而這恰恰忽略了管腳實際在物理上可以作為互連線來使用的情況(VPR認為dogleg現(xiàn)象本身對性能提高不多)。本論文通過對dogleg現(xiàn)象進行了探索，并驗證了在使用SUBSET開關(guān)盒的情況下，dogleg能提高FPGA的布通率。
上傳時間： 2013-07-24
上傳用戶：yezhihao
近幾年來，OFDM技術(shù)引起了人們的廣泛注意，根據(jù)這項新技術(shù)，很多相關(guān)協(xié)議被提出來。其中WiMax代表空中接口滿足IEEE802.16標準的寬帶無線通信系統(tǒng)，IEEE標準在2004年定義了空中接口的物理層(PHY)，即802.16d協(xié)議。該協(xié)議規(guī)定數(shù)據(jù)傳輸采用突發(fā)模式，調(diào)制方式采用OFDM技術(shù)，傳輸速率較高且實現(xiàn)方便、成本低廉，已經(jīng)成為首先推廣應(yīng)用的商業(yè)化標準。本文對IEEE802.16d OFDM系統(tǒng)物理層進行了研究，并在XILINX公司的Virtexpro II芯片上實現(xiàn)了基帶算法。 ⑴探討了OFDM基本原理及其關(guān)鍵技術(shù)。根據(jù)IEEE802.16d OFDM系統(tǒng)的物理層發(fā)送端流程搭建了基帶仿真鏈路，利用MATLAB/SIMULINK仿真了OFDM系統(tǒng)在有無循環(huán)前綴(CP)、多徑數(shù)目不同等情況下的性能變化。由于同步算法和信道估計算法計算量都很大，為了找到適合采用FPGA實現(xiàn)的算法，分析了同步誤差和不同信道估計算法對接收信號的影響，并結(jié)合計算量的大小提出了一種新的聯(lián)合同步算法，以及得出了LS信道估計算法最適合802.16d系統(tǒng)的結(jié)論。 ⑵完成了基帶發(fā)射機和接收機的FPGA硬件電路實現(xiàn)。為了使系統(tǒng)的時鐘頻率更高，采用了流水線的結(jié)構(gòu)。設(shè)計中采用編寫Verilog程序和使用IP核相結(jié)合的辦法，實現(xiàn)了新的聯(lián)合同步算法，并且通過簡化結(jié)構(gòu)，避免了信道估計算法中的繁瑣除法。利用ISE9.2i和Modelsim6.Oc軟件平臺對程序進行設(shè)計、綜合和仿真，并將仿真結(jié)果和MATLAB軟件計算結(jié)果相對比。結(jié)果表明，采用16位數(shù)據(jù)總線可達到理想的精度。 ⑶采用串口通信的方式對基帶系統(tǒng)進行了驗證。通過串口通信從功能上表明該系統(tǒng)確實可行。
標簽： FPGA OFDM 基帶 系統(tǒng)研究
上傳時間： 2013-04-24
上傳用戶：zhangyigenius
·大容量MP3制作資料(包括原理圖和PCB) 文件列表: PCB_bottom_copper.pdf PCB_silkscreen.pdf PCB_top_copper.pdf Schematic_page1.pdf Schematic_page2.pdf Schematic_page3.pdf
上傳時間： 2013-07-27
上傳用戶：15528028198
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
