亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

太陽能光伏發(fā)電系統(tǒng)

  • 基于FPGA的甚短距離高速并行光傳輸系統研究

    甚短距離傳輸(VSR)是一種用于短距離(約300 m~600m)內進行數據傳輸的光傳輸技術.它主要應用于網絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構建方便、性能穩定和成本低等優點,是光通信技術發展的一個全新領域,逐漸成為國際通用的標準技術,成為全光網的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統,完成了VSR技術的核心部分--轉換器子系統的設計與實現,使用現場可編程陣列FPGA(Field Programmable GateArray)來完成轉換器電路的設計和功能實現.深入研究現有VSR4-1.0和VSR4-3.0兩種并行傳輸標準,在其技術原理的基礎上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統總吞吐量大的優勢,為將來向更高速率升級提供了依據.根據萬兆以太網的技術特點和傳輸要求,提出并設計了用VSR技術實現局域和廣域萬兆以太網在較短距離上的高速互連的系統方案,成功地將VSR技術移植到萬兆以太網上,實現低成本、構建方便和性能穩定的高速短距離傳輸. 本文所有的設計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現,采用Altera的Quartus Ⅱ開發工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉換器集成電路和萬兆以太網的SERDES的設計和仿真,并給出了各模塊的電路結構和仿真結果.仿真的結果表明,所有的設計均能正確的實現各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統的要求.

    標簽: FPGA 短距離 光傳輸 高速并行

    上傳時間: 2013-07-14

    上傳用戶:han0097

  • 采用FPGA實現基于ATCA架構的2.5Gbps串行背板接口

    當前,在系統級互連設計中高速串行I/O技術迅速取代傳統的并行I/O技術正成為業界趨勢。人們已經意識到串行I/O“潮流”是不可避免的,因為在高于1Gbps的速度下,并行I/O方案已經達到了物理極限,不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統并行方法所無法提供的優點,包括:更少的器件引腳、更低的電路板空間要求、減少印刷電路板(PCB)層數、PCB布局布線更容易、接頭更小、EMI更少,而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統設計中,包括PC、消費電子、海量存儲、服務器、通信網絡、工業計算和控制、測試設備等。迄今業界已經發展出了多種串行系統接口標準,如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協議是為私有上層協議或標準上層協議提供透明接口的串行互連協議,它允許任何數據分組通過Aurora協議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協議在物理層采用千兆位串行技術,每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優化支持范圍廣泛的應用,如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統、分布式服務器和存儲子系統等需要極高數據傳輸速率的應用。 傳統的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統的并行總線背板。現在,高速串行背板速率普遍從622Mbps到3.125Gbps,甚至超過10Gbps。AdvancedTCA(先進電信計算架構)正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發展。它由PCI工業計算機制造商協會(PICMG)開發,其主要目的是定義一種開放的通信和計算架構,使它們能被方便而迅速地集成,滿足高性能系統業務的要求。ATCA作為標準串行總線結構,支持高速互聯、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性,滿足當前和未來高系統帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發器,提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器,為企業從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口,該背板接口完全符合PICMG3.0規范。本文對串行高速通道技術的發展背景、現狀及應用進行了簡要的介紹和分析,詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規范以及Aurora鏈路層協議進行了分析, 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具,可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯。

    標簽: FPGA ATCA Gbps 2.5

    上傳時間: 2013-05-29

    上傳用戶:frank1234

  • 基于ARM的便攜式臭氧濃度檢測儀的研制

    臭氧(O3)作為一種無污染的強氧化劑,已在醫學、衛生、食品、飼養業、養殖業、化工生產、大氣凈化、污水處理和飲用水殺菌消毒等行業廣泛應用,取得了顯著效果,其應用規模也越來越大。在使用中,如果臭氧濃度過高會加大設備造價同時對人體有危害,臭氧濃度太小又難以收到滿意效果。因此在很多場合必須嚴格控制臭氧的濃度,以便達到既能殺菌消毒,又不危害人體健康的目的。目前,臭氧檢測的方法分為兩類,一類是采樣后實驗室分析,首先進行環境空氣的樣品采集,然后拿到實驗室利用化學方法進行分析;一類是自動監測儀器法,利用臭氧自動監測儀進行環境空氣中臭氧濃度的測定。然而在對臭氧消毒后空氣中臭氧濃度檢測的過程中,以上兩種方法具有檢測周期長、操作步驟復雜、設備體積大、不便于攜帶等缺點。因此設計一種檢測方法簡單、體積小、重量輕、低功耗、智能化程度高的便攜式臭氧濃度檢測儀具有一定的現實意義。 在硬件設計上,首先,為了完成臭氧濃度信號的提取,對臭氧傳感器進行了精心的選擇;其次,為了保證傳感器穩定可靠的工作,重點設計了恒電位儀電路,同時為了滿足后續A/D檢測精度的要求,對檢測到的電壓信號進行了調理;最后,為了實現系統的基本功能,以ARM微處理器LPC2210為核心搭建了系統的硬件平臺。 在軟件設計上,為了提高系統的智能化程度,引入了μC/OS-Ⅱ操作系統。同時為了減少系統功耗盡量縮短CPU的運行時間。當儀器無人操作一段時間后,系統會自動關閉一部分外圍器件并且使微處理器處于掉電狀態以減少功耗。 在操作的可靠性方面,設計了一鍵開機功能;同時為了延長電池的使用壽命,設計了電源智能管理模塊。

    標簽: ARM 便攜式 儀的研制 臭氧濃度

    上傳時間: 2013-05-21

    上傳用戶:xiangwuy

  • 基于MCU的光伏控制系統

    本文構建一種基于微處理器的中、小功率光伏控制系統。從硬件、軟件方面完善系統對蓄電池充放電及其負載的管理和保護。系統采用了LCD、鍵盤和異步串行通信,加強了系統的實時監控性和遠程管理,方便了對單個系統或

    標簽: MCU 光伏控制

    上傳時間: 2013-07-02

    上傳用戶:huazi

  • (臺達)開關電源基本原理與設計介紹

    (臺達)開關電源基本原理與設計介紹,比較實用

    標簽: 開關電源

    上傳時間: 2013-06-15

    上傳用戶:ybysp008

  • 基于ARM的圖像監控系統的設計與實現

    隨著經濟的快速發展,人們生活節奏的提高,照顧家庭的時間越來越少。人們越來越感覺時間的緊張,不但要周旋在繁雜的工作之中,同時也要兼顧自己的家。而現有的嵌入式硬盤錄像機雖然功能豐富,產品日益成熟,但在家用系統中應用成本太高。因此本文設計了一款高性能、低成本的實時圖像監控系統,能讓人們在繁忙的工作之余實時了解住所的安全情況。 本文首先提出了該圖像監控系統的總體設計方案,并就系統硬件平臺的設計進行了詳細的論述。硬件部分主要包括主控芯片$3C2410與Flash、SDRAM存儲器接口電路,USB接口電路,以太網接口電路,UART串行接口電路,JTAG接口電路以及電源電路。 其次,本文研究了嵌入式IAnux移植的關鍵技術,包括交叉編譯環境的建立、Bootloader 的設計、內核移植以及文件系統加載的方法,并通過裁剪Linux內核將標準Linux 2.4.18移植到目標平臺。同時分析了現有文件系統的優、缺點,在目標平臺上移植了快速、高效的YAFFS文件系統,增強了系統的健壯性和高效性。 再者,本文修改并移植了LJSB攝像頭的驅動程序。研究了基于Vide041inux技術的圖像采集的數據結構和原理,詳細地闡述了圖像采集實現的過程和關鍵步驟,利用Vide04Linux API函數完成了圖像采集程序的設計,使用內存映射方式實現了圖像的快速采集,并對圖像數據進行了JPEG壓縮,提高了圖像采集的效率。研究了Web Server和Java Applet技術,實現了遠程圖像監控。通過重新編譯移植Webcam Server應用程序實現了網絡攝像機的功能。 最后,本文給出了系統的測試方法及運行結果,并總結了所做的工作和存在的問題,提出了系統改進的意見。 本文設計的圖像監控系統具有高性能、低成本、小體積等特點,采用開源的Linux作為軟件平臺,保證了系統的穩定性、安全性,具有較高的性價比和較強的適用性。

    標簽: ARM 圖像監控系統

    上傳時間: 2013-07-28

    上傳用戶:pei5

  • 能精確計算C語言延時程序中延時時間的小工具

    能精確計算C語言延時程序中延時時間的小工具

    標簽: 計算 C語言 延時程序 延時

    上傳時間: 2013-07-29

    上傳用戶:357739060

  • 基于ARM和光纖傳感技術的動態稱重系統研究

    在利益的驅使下,超限運輸在世界各地已成為了普遍現象。這給國家帶來了諸多經濟和社會問題。實踐證明動態稱重系統(WIM)能有效地抑制超限運輸,但同時也存在部分問題,這些問題的解決有賴于國家相關法規的出臺,也有賴于關鍵測量設備(WIM系統)性能的提高。 由于應變式稱重傳感器容易受到各種環境干擾,對環境適應性差,課題采用光纖Bragg光柵傳感器(FBG)作為稱重傳感器,它具有很強的抗干擾性,利于提高系統測量精度。使用光纖傳感器的關鍵是波長解調技術,本文在比較了幾種常見解調技術的前提下,結合課題的實際情況選用了基于F-P腔可調諧濾波解調方法,文章在分析該解調方法原理的基礎上,設計了解調器中的各個硬件電路模塊;此外,為了提高數據采集、傳輸的效率,文章還對數據緩沖電路進行了設計,在電路中引入了換體存儲及DMA傳輸技術。 鑒于動態稱重信號為短歷程信號并且包含各種各樣的噪聲,稱重算法的研究也是本課題要解決的重要內容。本文在分析了稱臺振動及已有先驗知識的基礎上,將小波分析、LM非線性擬合算法及殘差分析相結合應用在動態稱重系統中,為了驗證算法的有效性,利用MATLAB對實測數據進行了仿真分析,結果表明該算法能夠提高測量精度。 提高動態稱重系統性能指標的另一方面是提高系統運行的軟硬件平臺。課題采用的核心硬件為Xscale ARM平臺,處理器時鐘可高達400MHz;軟件上采用了多用戶、多任務的Linux操作系統平臺。文章對操作系統linux2.6進行了合適的配置,成功地將它移植到了課題的ARM平臺上,并且在此操作系統上設計了基于MiniGUI的人機交互界面及波長解調和數據緩沖電路的驅動程序。

    標簽: ARM 光纖傳感技術 動態稱重 系統研究

    上傳時間: 2013-07-26

    上傳用戶:neibuzhuzu

  • 3KW光伏并網逆變器的軟件畢業設計設計論文

    不錯的畢業論文 很詳細的介紹了光伏逆變器設計方法

    標簽: 3KW 光伏并網 逆變器 軟件

    上傳時間: 2013-04-24

    上傳用戶:nanshan

  • 計算機組成實驗平臺的設計與實現

    《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣,內容包括中央處理器、指令系統、存儲系統、總線和輸入輸出系統等方面,學生在學習該課程時,普遍覺得內容抽象難于理解。但借助于該計算機組成原理實驗系統,學生通過實驗環節,可以進一步融會貫通學習內容,掌握計算機各模塊的工作原理,相互關系的來龍去脈。 為了增強實驗系統的功能,提高系統的靈活性,降低實驗成本,我們采用FPGA芯片技術來徹底更新現有的計算器組成原理實驗平臺。該技術可根據用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯,FPGA芯片具有重復編程能力,使得系統內硬件的功能可以像軟件一樣被編程,這種稱為“軟”硬件的全新系統設計概念,使實驗系統具有極強的靈活性和適應性。它不僅使該系統性能的改進和擴充變得十分簡易和方便,而且使學生自己設計不同的實驗變為可能。計算機組成原理實驗的最終目的是讓學生能夠設計CPU,但首先,學生必須知道CPU的各個功能部件是如何工作,以及相互之間是如何配合構成CPU的。因此,我們必須先設計出一個教學用的以FPGA芯片為核心的硬件平臺,然后在此基礎上開發出VHDL部件庫及主要邏輯功能,并設計出一套實驗。 本文重點研究了基于FPGA芯片的VHDL硬件系統,由于VHDL的高標準化和硬件描述能力,現代CPU的主要功能如計算,存儲,I/O操作等均可由VHDL來實現。同時設計實驗內容,包括時序電路的組成及控制原理實驗、八位運算器的組成及復合運算實驗、存儲器實驗、數據通路實驗、浮點運算器實驗、多流水線處理器實驗等,這些實驗形成一個相互關聯的系統。每個實驗先由教師講解原理及原理圖,學生根據教師提供的原理圖,自己用MAX+PLUSII完成電路輸入,學生實驗實際上是編寫VHDL,不需要寫得很復雜,只要能調用接口,然后將程序燒入平臺,這樣既不會讓學生花太多的時間在畫電路圖上,又能讓學生更好的理解每個部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實驗平臺,即實驗系統的硬件組成。系統采用FPGA-XC4010EPC84,62256CPLD以及其他外圍芯片(例如74LS244,74LS275)組成。根據不同的實驗要求,規劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯,通過把實驗邏輯下載到FPGA芯片中構成自己的實驗平臺。 其次,論文詳細的闡述了VHDL模塊化設計,如何運用VHDL技術來依次實現CPU的各個功能部件。VHDL語言作為一種國際標準化的硬件描述語言,自1987年獲得IEEE批準以來,經過了1993年和2001年兩次修改,至今已被眾多的國際知名電子設計自動化(EDA)工具研發商所采用,并隨同EDA設計工具一起廣泛地進入了數字系統設計與研發領域,目前已成為電子業界普遍接受的一種硬件設計技術。再次,論文針對實驗平臺中遇到的較為棘手的多流水線等問題,也進行了深入的闡述和剖析。學生需要什么樣的實驗條件,實驗內容及步驟才能了解當今CPU所采用的核心技術,才能掌握CPU的設計,運行原理。另外,本論文的背景是需要學生熟悉基本的VHDL知識或技能,因為實驗是在編寫VHDL代碼的前提下完成的。 本文在基于實驗室的環境下,基本上較為完整的實現了一個基于FPGA的實驗平臺方案。在此基礎上,進行了部分功能的測試和部分性能方面的分析。本論文的研究,為FPGA在實際系統中的應用提供研究思路和參考方案。論文的研究結果將對FPGA與VHDL標準的進一步發展具有重要的理論和現實意義。

    標簽: 計算機組成 實驗

    上傳時間: 2013-04-24

    上傳用戶:小強mmmm

主站蜘蛛池模板: 大邑县| 宝山区| 平阳县| 东海县| 南部县| 德江县| 平利县| 宝应县| 三穗县| 阜康市| 武鸣县| 天祝| 大同县| 张家港市| 吉安县| 富锦市| 宣化县| 岗巴县| 康乐县| 昌宁县| 肥乡县| 鹿邑县| 和田县| 会同县| 阿坝| 册亨县| 正安县| 老河口市| 化隆| 九龙坡区| 兴海县| 新晃| 庆城县| 得荣县| 延川县| 通化市| 普格县| 西和县| 桓仁| 浦东新区| 宜春市|