該論文討論如何采用一種串行無逆的Berlekamp-Massey(BM)算法,設計應用于DVB系統中的RS(204,188)信道編碼/解碼電路,并通過FPGA的驗證.RS解碼器的設計采用無逆BM算法,并利用串行方式來實現,不僅避免了求逆運算,而且只需用3個有限域乘法器就可以實現,大大的降低了硬件實現的復雜度,并且因為在硬件實現上,采用了3級流水線(pipe-line)的處理結構.RS編碼器的設計中,利用有限域常數乘法器的特性對編碼電路進行優化.這些技術的采用大大的提高了RS編/解碼器的效率,節省了RS編/解碼器所占用資源.
上傳時間: 2013-08-05
上傳用戶:BOBOniu
如何看懂電路原理圖,新手學習原理圖必備圖書
標簽: 電路原理圖
上傳時間: 2013-04-24
上傳用戶:gcs333
教你如何看懂原理圖,很基礎,適合入門者
標簽: 原理圖
上傳時間: 2013-05-20
上傳用戶:Killerboo
本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上,對比分析了幾種多用戶檢測算法的性能,給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾,給出了融合多用戶檢測與分集合并技術的接收機結構。 接著,針對WCDMA反向鏈路信道結構,介紹了擴頻使用的OVSF碼和擾碼,分析了擾碼的延時自相關特性和互相關特性,指出了存在多址干擾和多徑干擾的根源。在此基礎上,給出了解相關檢測器的數學公式推導和結構框圖,并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消,需要對用戶信號重構,因此具有較高的復雜度。在解相關檢測器的基礎上,衍生出符號級上的干擾抵消。通過仿真,給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值,并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后,介紹了WCDMA系統移動臺解復用技術的硬件實現,在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。
上傳時間: 2013-07-29
上傳用戶:jiangxin1234
現場可編程門陣列FPGA具有性能好、規模大、可重復編程、開發投資小等優點,在現代電子產品中應用得越來越廣泛。隨著微電子技術的高速發展,成本的不斷下降,FPGA正逐漸成為各種電子產品不可或缺的重要部件。 FPGA軟件復雜的設置和不同的算法、FPGA硬件多樣的結構和豐富的功能、各個廠商互不兼容的軟硬件等差異,都不僅使如何挑選合適的軟硬件用于產品設計成為FPGA用戶棘手的問題,而且使構造一個精確合理的FPGA軟硬件性能的測試方法變得十分復雜。 基準測試是用一個基準設計集按照統一的測試規范評估和量化目標系統的軟件或硬件性能,是目前計算機領域應用最廣泛、最主要的性能測試技術。 通過分析影響FPGA軟硬件性能基準測試的諸多因素,比如基準設計的挑選、基準設計的優化,FPGA軟件的設置和約等,本文基于設計和硬件分類、優化策略分類的基準測試規范,提出了一組詳盡的度量指標。 基準測試的規范如下,首先根據測試目的配置測試環境、挑選基準設計和硬件分類,針對不同的FPGA軟硬件優化基準設計,然后按照速度優先最少優化、速度優先最大優化、資源和功耗優先最少優化、資源和功耗優先最大優化四種優化策略分別編譯基準設計,并收集延時、成本、功耗和編譯時間這四種性能數據,最后使用速度優先最少優化下的性能集、速度優先最少優化性能集、資源和功耗優先最少優化下的性能集、資源和功耗優先最大優化下的性能集、速度優先最少和最大優化之間性能集的差、速度優先最少優化下性能集的比較等十個度量指標量化性能,生成測試報告。 最后,本基準測試規范被應用于評估和比較Altera和Xilinx兩廠商軟硬件在低成本領域帶處理器應用方面的性能。
上傳時間: 2013-04-24
上傳用戶:zhangyi99104144
隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間: 2013-07-16
上傳用戶:asdkin
漢字顯示是在只有西文操作系統的情況下, 以及一些無操作系統的小應用系統中, 需要經常用到的技術。如何得到漢字的字模是漢字顯示技術中首先必須解決的問題。本文利用VC++實現一種漢字字模的提取和小漢字庫的
上傳時間: 2013-06-08
上傳用戶:yuying4000
本文主要介紹了如何運用可編程邏輯器件(FPGA)實現電機的變頻調速控制系統。 目前,電機控制芯片主要有兩種選擇。一種是專用集成芯片(ASIC),一種是單片機(MCU)或數字信號處理器(DSP)。而FPGA的數字資源豐富、工作頻率高、可在系統編程等特點使得開發靈活、開發周期相對短,可以取代前二種通用的方式。本文利用80C196KC和FPGA控制感應電機,簡化了硬件和軟件設計,并充分利用了FPGA的快速性,利用FPGA,除本身可以用來控制電機以外:可以制成通用的“IP核”應用到MCU(或DSP),或是作為片內外設,這樣就節約了片內資源;另外,它還是ASIC設計的驗證的必經階段,這是本文選題和工作的意義。本文設計的FPGA調速控制系統以及2個IP核,下載到芯片,通過驗證。 本文第一章緒論介紹了可編程邏輯器件的發展、應用,以及EDA的發展歷程,還介紹了ASIC等。針對FPGA的快速發展,論述了它在變頻調速技術應用中的優勢。 第二章介紹了交流電動機變頻調速技術及其相關技術的發展和應用情況。著重介紹了電壓空間矢量調制方式,以及矢量控制技術、技術發展。 第三章詳細介紹了SVPWM調速系統整個系統的FPGA設計,給出了設計思路、具體方案、邏輯時序分析;最后給出了軟件仿真結果和實驗波形對照。文中還給出了SVPWM調速系統運用的FPGA設計結果,驅動電機,得到實驗波形。論證了FPGA在調速系統應用中的可行性和意義。 第四章介紹了作者針對課題相關的一些內容所設計出的IP核,給出的實驗結果等。 論文最后,對本課題所做的工作進行了簡單的總結。
上傳時間: 2013-04-24
上傳用戶:zhaiyanzhong
DFT(離散傅立葉變換)作為將信號從時域轉換到頻域的基本運算,在各種數字信號處理中起著核心作用
上傳時間: 2013-08-04
上傳用戶:wangdean1101
該文首先分析了線路碼的一般問題;其次分析了正碼速調整的基本原理及所涉及的一般問題,并說明了用FPGA進行電路設計的一般方法;最后分析了該系統所產生的抖動,如抖動的產生,分類以及如何減小抖動等,并對該課題所產生的兩類抖動即正碼速調整引入的侯時抖動和平滑鎖相環引入的抖動進行了分析,并用Matlab仿真工具對鎖相環的抖動與其環路帶寬之間的關系進行了仿真與計算. 作者的工作主要包括: 1.利用FPGA完成了復接、分接系統的設計和調試.2.利用FPGA完成了HDB3線路碼的設計與調試.3.利用鎖相環完成了碼速恢復.4,對該復接分接系統所產生的抖動進行了理論分析和仿真.5.對FPGA進行了誤碼率測試,誤碼性能優于10
上傳時間: 2013-04-24
上傳用戶:songnanhua