這是一個exe文件的速查手冊，包括地址鎖存器芯片，存儲器擴展芯片，外部I/O口擴展，V/F轉換等
上傳時間： 2017-01-06
上傳用戶：chfanjiang
CTM1050 是一款帶隔離的高速 CAN 收發 器芯片， 該芯片內部集成了所有必需的 CAN 隔離及 CAN 收、 發器件， 這些都被集成在不 到 3 平方厘米的芯片上。芯片的主要功能是 將 CAN 控制器的邏輯電平轉換為 CAN 總 線的差分電平并且具有 DC 2500V 的隔離 功能及 ESD 保護作用。
上傳時間： 2016-10-20
上傳用戶：oyjwle
電源是電子設備的重要組成部分，其性能的優劣直接影響著電子設備的穩定性和可靠性，隨著電子技術的發展，電子設備的種類越來越多，其對電源的要求也更加靈活多樣，因此如何很好的解決系統的電源問題已經成為了系統成敗的關鍵因素。本論文研究選取了BICMOS工藝，具有功耗低、集成度高、驅動能力強等優點.根據電流模式的PWM控制原理，研究設計了一款基于BICMOS工藝的雙相DC-DC電源管理芯片。本電源管理芯片自動控制兩路單獨的轉換器工作，兩相結構能提供大的輸出電流，但是在開關上的功耗卻很低。芯片能夠精確的調整CPU核心電壓，對稱不同通道之間的電流。本電源管理芯片單獨檢測每一通道上的電流，以精確的獲得每個通道上的電流信息，從而更好的進行電流對稱以及電路的保護。文中對該DC-DC電源管理芯片的主要功能模塊，如振蕩器電路、鋸齒波發生電路、比較器電路、平均電流電路、電流檢測電路等進行了設計并給出了仿真驗證結果。該芯片只需外接少數元件就可構成一個高性能的雙相DC-DC開關電源，可廣泛應用于CPU供電系統等。通過應用Hspice軟件對該變換器芯片的主要模塊電路進行仿真，驗證了設計方案和理論分析的可行性和正確性，同時在芯片模塊電路設計的基礎上，應用0.8umBICMOS工藝設計規則完成了芯片主要模塊的版圖繪制，編寫了DRC.LVS文件并驗證了版圖的正確性。所設計的基于BICMOS工藝的DC-DC電源管理芯片的均流控制電路達到了預期的要求。
標簽： DC-DC電源管理
上傳時間： 2022-06-26
上傳用戶：
本設計是基于RFIDFM17522官方LPCD程序。該設計通過STM8S003與FM17522 RF通訊，并通過串口讀寫IC卡信息，設置低功耗自動尋卡等功能。FM17522是一款高度集成的工作在13.56MHz下的非接觸讀寫器芯片，同時提供了低功耗的外部卡片偵測功能(LPCD)，方便電池供電、需要低功耗工作、并且需要實時處理任意時刻會進入射頻場的外部卡片的讀寫器設備。STM8制作的RFID自動尋卡器電路 pcb板
上傳時間： 2022-06-30
上傳用戶：
VIP專區-嵌入式/單片機編程源碼精選合集系列（129）資源包含以下內容：1. 利用51單片機設計數字鐘.2. 理論教材《嵌入式系統開發與應用教程》部分程序代碼.3. zd1211b芯片的無線網卡的驅動,移植到s3c2410平臺.4. 突破時間限制的軟件.5. 單片機MEGA128的BOOTLOADER程序。.6. 能實現i2c的存.7. CAN現場總線接收發送程序－lpc2290.8. CAN現場總線自發自收程序－lpc2290.9. CAN現場總線發送程序－lpc2290.10. 希望對大家有幫助.11. 觸摸屏校準程序－lpc2290.12. 單片機語言C51應用實戰集錦。里面介紹了c51開發程序.13. protel99se 元件庫 protel99se 元件庫.14. 基于dsp5416的圖像處理程序源碼。已調試通過.15. 在微機上模擬I2C總線的設計中.16. 很多c語言編的單片機實用程序 很好 推薦.17. 51單片機的4*4鍵盤掃描及lcd液晶顯示.18. 液晶顯示模塊文檔。 topway。。。。。。.19. STR7的IAP程序,實現的主要功能是通過串口對目標產品的程序升級,而不需要仿真器燒寫程序.20. 一個不錯的PLC通訊程序,可以方便地實現遠程監控,現場總線監控..21. 高精度時鐘CDC7005DEMO板[500MHZ].22. 嵌入式應用的簡易printf實現.23. 嵌入式的GUI.24. 是一個jtag調試板的原理圖.25. 16×16字庫.26. 高集成度TYPEA讀寫器芯片MFRC500及其應用.27. 驅動128芯片 完成基本的 PORTA亮燈調試功能.28. mp3源代碼,該MP3功能異常強大,對于想做嵌入式開發的朋友非常實用.29. 簡單的51單片機與PC機通過串口實現的串行通信..30. 低通濾波源碼.31. 手機pcb完整原理圖.32. 低通濾波源碼.33. 軟件模擬i2c.34. zigbee培訓資料,里面內容詳盡,從zigbee基本知識,到協議棧的分析.35. Nokia N82 手機詳細設計原理圖.36. 流明615GPIO在IAR5.11上的程序.37. f040的i2c.38. UBOOT1.31修改文件.39. 斯道vivi.40. 武漢創維特ARM教學培訓課件 01 嵌入式系統簡介.ppt 02 ARM體系結構及編程模型.ppt 03 ARM指令分類及尋址方式.ppt 04 ARM指令系統及匯編程序設計.ppt 05.
上傳時間： 2013-05-22
上傳用戶：eeworm
低密度校驗碼(LDPC)是一種能逼近Shannon容量限的漸進好碼，其長碼性能甚至超過了Turbo碼。低密度校驗碼以其迭代譯碼復雜度低，沒有錯誤平層，碼率和碼長可靈活改變的優點成為Turbo碼強有力的競爭對手。目前，LDPC碼已廣泛應用于深空通信、光纖通信、衛星數字視頻和音頻廣播等領域，因此LDPC碼編譯碼器的硬件實現已成為糾錯編碼領域的研究熱點之一。 本文在分析LDPC碼的基本編碼結構基礎上，首先研究了LDPC碼的隨機構造方法，并給出了有效的PEG算法實現方法，重點分析了用環消除(cycle elimination)算法實現的準循環LDPC碼的構造。然后對LDPC碼的幾種不同譯碼算法進行分析比較，討論了一種適合硬件實現的譯碼算法-TDMP算法，并對易于硬件實現的TDMP算法進行了性能仿真，仿真結果表明TDMP算法作為硬件實現的譯碼算法具有優異的性能優勢。最后針對Altera公司的StratixEPIS25 FPGA芯片設計了一個基于TDMP算法的(4096，2048)非規則LDPC碼譯碼器，內部用了4個單校驗碼譯碼器并行譯1幀數據，3幀同時譯碼，作者詳細介紹了該譯碼器芯片的設計過程和內部結構和工作流程。
上傳時間： 2013-05-23
上傳用戶：fujun35303
H.264作為新一代視頻編碼標準，相比上一代視頻編碼標準MPEG2，在相同畫質下，平均節約64﹪的碼流。該標準僅設定了碼流的語法結構和解碼器結構，實現靈活性極大，其規定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應用，因此。H.264的編碼器的設計可以根據需求的不同而不同。 H.264雖然具有優異的壓縮性能，但是其復雜度卻比一般編碼器高的多。本文對H.264進行了編碼復雜度分析，并統計了整個軟件編碼中計算量的分布。H.264中采用了率失真優化算法，提高了幀內預測編碼的效率。在該算法下進行幀內預測時，為了得到一個宏塊的預測模式，需要進行592次率失真代價計算。因此為了降低幀內預測模式選擇的計算復雜度，本文改進了幀內預測模式選擇算法。實踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內編碼時間平均節約60﹪以上，對編碼的實時性有較大幫助。 為了實現實時編碼，考慮到FPGA的高效運算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實現。首先研究了H.264編碼器硬件實現架構，并對影響編碼速度，且具有硬件實現優越性的幾個重要部分進行了算法研究和FPGA.實現。本文主要研究了H.264編碼器中整數DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數DCT變換等部分。分別對這些模塊進行了綜合和時序仿真，并將驗證后通過的系統模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進行了在線測試，驗證了該系統對輸入的殘差數據實時壓縮編碼的功能。 本文對H.264編碼器幀內預測模式選擇算法的改進，算法實現簡單，對軟件編碼的實時性有很大幫助。本文對在單片FPGA上實現H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設計有著積極的借鑒性。
上傳時間： 2013-06-13
上傳用戶：夜月十二橋
H.264作為新一代視頻編碼標準，相比上一代視頻編碼標準MPEG2，在相同畫質下，平均節約64﹪的碼流。該標準僅設定了碼流的語法結構和解碼器結構，實現靈活性極大，其規定了三個檔次，每個檔次支持一組特定的編碼功能，并支持一類特定的應用，因此。H.264的編碼器的設計可以根據需求的不同而不同。 H.264雖然具有優異的壓縮性能，但是其復雜度卻比一般編碼器高的多。本文對H.264進行了編碼復雜度分析，并統計了整個軟件編碼中計算量的分布。H.264中采用了率失真優化算法，提高了幀內預測編碼的效率。在該算法下進行幀內預測時，為了得到一個宏塊的預測模式，需要進行592次率失真代價計算。因此為了降低幀內預測模式選擇的計算復雜度，本文改進了幀內預測模式選擇算法。實踐證明，在PSNR值的損失可以忽略不計的情況下，該算法相比原算法，幀內編碼時間平均節約60﹪以上，對編碼的實時性有較大幫助。 為了實現實時編碼，考慮到FPGA的高效運算速度和使用靈活性，本文還研究了H.264編碼器基本檔次的FPGA實現。首先研究了H.264編碼器硬件實現架構，并對影響編碼速度，且具有硬件實現優越性的幾個重要部分進行了算法研究和FPGA.實現。本文主要研究了H.264編碼器中整數DCT變換、量化、Zig-Zag掃描、CAVLC編碼以及反量化、逆整數DCT變換等部分。分別對這些模塊進行了綜合和時序仿真，并將驗證后通過的系統模塊下載到Xilinx virtex-Ⅱ Pro的FPGA中，進行了在線測試，驗證了該系統對輸入的殘差數據實時壓縮編碼的功能。 本文對H.264編碼器幀內預測模式選擇算法的改進，算法實現簡單，對軟件編碼的實時性有很大幫助。本文對在單片FPGA上實現H.264編碼器做出了探索性嘗試，這對H.264編碼器芯片的設計有著積極的借鑒性。
上傳時間： 2013-05-25
上傳用戶：refent
數字存儲示波器（DSO）上世紀八十年代開始出現，由于當時它的帶寬和分辨率較低，實時性較差，沒有具備模擬示波器的某些特點，因此并沒有受到人們的重視。隨著數字電路、大規模集成電路及微處理器技術的發展，尤其是高速模/數（A/D）轉換器及半導體存儲器（RAM）的發展，數字存儲示波器的采樣速率和實時性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。 本文介紹了一款雙通道采樣速率達1GHz，分辨率為8Bits，實時帶寬為200MHz數字存儲示波器的研制。通過對具體功能和技術指標的分析，提出了FPGA＋ARM架構的技術方案。然后，本文分模塊詳細敘述了整機系統中部分模塊，包括前端高速A/D轉換器和FPGA的硬件模塊設計，數據處理模塊軟件的設計，以及DSO的GPIB擴展接口邏輯模塊的設計。 本文在分析了傳統DSO架構的基礎上，提出了本系統的設計思想和實現方案。在高速A/D選擇上，國家半導體公司2005年推出的雙通道采樣速率達500MHz高速A/D轉換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實現對單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數據緩沖單元和存儲單元，提高了系統的集成度和穩定性。其中，FPGA緩沖單元完成對不同時基情況下多通道數據的抽取，處理單元完成對數據正弦內插的計算，而DSO中其余數據處理功能包括數字濾波和FFT設計在后端的ARM內完成。DSO中常用的GPIB接口放在FPGA內集成，不僅充分利用了FPGA內豐富的邏輯資源，而且降低了整機成本，也減少了電路規模。 最后，利用ChipscopePro工具對采樣系統進行調試，并分析了數據中的壞數據產生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數據。
上傳時間： 2013-07-07
上傳用戶：asdkin
nRF24L01 是一款工作在 2.4~2.5GHz 世界通用 ISM 頻段的單片無線收發器芯片,本程序為24l01無線模塊的C51的發送程序。
上傳時間： 2013-04-24
上傳用戶：西伯利亞狼
