隨著科技的進步，視頻監(jiān)控系統(tǒng)正在向嵌入式、數(shù)字化、網(wǎng)絡(luò)化方向發(fā)展。嵌入式視頻監(jiān)控系統(tǒng)充分利用大規(guī)模集成電路和網(wǎng)絡(luò)的科技成果，實現(xiàn)了體積小巧、性能穩(wěn)定、通訊便利的監(jiān)控產(chǎn)品。 本文以S3C2410為核心硬件平臺開發(fā)了基于嵌入式的遠程視頻監(jiān)控系統(tǒng)，并對關(guān)鍵技術(shù)進行了論述和研究。首先給出了系統(tǒng)總體軟硬件設(shè)計方案，針對本系統(tǒng)硬件對vivi進行了修改和移植，對編譯和移植Linux內(nèi)核以及制作YAFFS文件系統(tǒng)也做了深入的研究，重點討論了在嵌入式Linux操作系統(tǒng)下開發(fā)USB接口攝像頭驅(qū)動程序和利用linux提供的Video4Linux API函數(shù)實現(xiàn)視頻數(shù)據(jù)采集，其次采用背景差法實現(xiàn)了對視頻圖像中運動目標的檢測，然后通過MJPEG壓縮算法實現(xiàn)了視頻數(shù)據(jù)壓縮，接著介紹了在Linux下基于TCP/IP協(xié)議的socket編程，實現(xiàn)了視頻數(shù)據(jù)的網(wǎng)絡(luò)發(fā)送。最后著重論述了嵌入式Web服務(wù)器的設(shè)計，編寫了視頻監(jiān)控主界面程序，并實現(xiàn)了基于B/S模式的視頻監(jiān)控系統(tǒng)結(jié)構(gòu)。 本系統(tǒng)采用模塊化設(shè)計方法，使得設(shè)計更加簡潔、高效，具有良好的擴展性和易用性，有利于系統(tǒng)升級。另外采用嵌入式的方法，系統(tǒng)成本較低，易于推廣使用。
標簽： ARM 嵌入式 遠程視頻監(jiān)控 系統(tǒng)研究
上傳時間： 2013-04-24
上傳用戶：小楓殘月
關(guān)于proteus仿真完全學(xué)習(xí)資料，可以實現(xiàn)對proteus仿真的全面了解，掌握！
上傳時間： 2013-06-27
上傳用戶：Shoen
視頻監(jiān)控系統(tǒng)是一種先進的、防范能力強的綜合系統(tǒng)。它通過遙控攝像機及其輔助設(shè)備(鏡頭、云臺等)直接觀看被監(jiān)控場所的一切情況，同時可以把監(jiān)控場所的圖像內(nèi)容傳送到監(jiān)控中心，進行實時遠程監(jiān)控。隨著計算機、網(wǎng)絡(luò)以及圖像處理、傳輸技術(shù)的迅猛發(fā)展，視頻監(jiān)控技術(shù)也得到飛速發(fā)展，視頻監(jiān)控進入了全數(shù)字化的網(wǎng)絡(luò)時代，傳統(tǒng)的模擬視頻監(jiān)控系統(tǒng)和基于PC機的數(shù)字視頻監(jiān)控系統(tǒng)已不能滿足現(xiàn)代社會發(fā)展的需要，基于嵌入式技術(shù)的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)成為視頻監(jiān)控系統(tǒng)發(fā)展的新趨勢，具有廣闊的應(yīng)用前景和實用價值。 本文在總結(jié)分析前人研究成果的基礎(chǔ)上，深入系統(tǒng)地研究了基于ARM和Linux的嵌入式系統(tǒng)開發(fā)技術(shù)，給出了基于ARM的嵌入式視頻服務(wù)器的總體設(shè)計方案和功能規(guī)劃，包括硬件結(jié)構(gòu)和軟件結(jié)構(gòu)，基于B/S(Browser/Server)服務(wù)機制的客戶端軟件設(shè)計大大降低了客戶端的軟硬件要求。然后，介紹了嵌入式Linux交叉編譯環(huán)境的搭建和嵌入式軟件的開發(fā)過程，通過BootLoader的配置燒寫和Linux內(nèi)核的移植編譯，搭建了嵌入式視頻服務(wù)器運行開發(fā)的軟件平臺。最后詳細分析了嵌入式視頻服務(wù)器軟件部分各個功能模塊的設(shè)計思路及其關(guān)鍵代碼實現(xiàn)，用Liflux vide04linux APIs實現(xiàn)了視頻圖像的采集，視頻數(shù)據(jù)網(wǎng)絡(luò)傳輸采用了基于UDP協(xié)議的IP組播方式，而視頻圖像顯示模塊則采用了自行設(shè)計實現(xiàn)的基于IPicture COM接口的ActiveX控件，便于維護、更新和升級。 本文設(shè)計的基于ARM的嵌入式視頻服務(wù)器安裝設(shè)置方便，遠程客戶端用戶通過IE瀏覽器可直接訪問服務(wù)器，實時視頻圖像傳輸流暢，無明顯抖動，具有良好的穩(wěn)定性、較高的性價比和一定的實用價值。
上傳時間： 2013-05-19
上傳用戶：彭玖華
8255內(nèi)部包括三個并行數(shù)據(jù)輸入/輸出端口，兩個工作方式控制電路，一個讀/寫控制邏輯電路和8位總線緩沖器。各部分功能概括如下： （1）端口A、B、CA口：是一個8位數(shù)據(jù)輸
標簽： 8255 數(shù)據(jù)手冊
上傳時間： 2013-05-21
上傳用戶：隱界最新
射頻識別技術(shù)(RFID)是一種通過電磁耦合方式工作的無線識別系統(tǒng)，具有保密性強、無接觸式信息傳遞等特點，目前廣泛應(yīng)用于物流、公共交通、門禁控制等與人們生活密切相關(guān)的方方面面。 本論文的目的是開發(fā)出一款讀卡終端設(shè)備，支持IS014443標準中規(guī)定的TypeA、Type B兩種類型的卡，具有高級擴展功能，也可以在硬件基礎(chǔ)上進行增減，以適應(yīng)不同場合的需要。 讀卡器設(shè)計中采用嵌入式芯片為處理核心，讀卡功能采用射頻讀卡芯片實現(xiàn)。讀卡器終端具有網(wǎng)絡(luò)接口、USB接口和觸摸屏接口。軟件上采用移植嵌入式系統(tǒng)并添加任務(wù)的模式實現(xiàn)讀卡器的各功能。通過對軟硬件的調(diào)試實現(xiàn)了RYID讀卡器原理樣機的硬件與軟件平臺構(gòu)律。
上傳時間： 2013-06-12
上傳用戶：450976175
隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計方案,使用四個E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機制,可以動態(tài)添加或刪除某條E1鏈路,實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設(shè)計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關(guān)鍵路徑延時,最終滿足設(shè)計要求.
上傳時間： 2013-07-16
上傳用戶：asdkin
ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進化硬件(EHW)成為智能硬件電路設(shè)計的一種新方法.作為進化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現(xiàn)方法.論文認為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強、設(shè)計更易實現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應(yīng)的矩陣并構(gòu)造實驗用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計基礎(chǔ);(3)構(gòu)造實現(xiàn)可重構(gòu)BCH糾錯碼電路的方法——建立可重構(gòu)糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構(gòu)糾錯碼電路基礎(chǔ)上,構(gòu)造進化硬件控制功能塊的結(jié)構(gòu),完成各進化RLA控制模塊的驗證和實現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實現(xiàn)作為一類ASR-FPGA的研究目標,主要成果是根據(jù)可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實現(xiàn)糾錯碼的各個功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機FSM方式實現(xiàn)了可重構(gòu)糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計方法建立了循環(huán)糾錯碼基核單元的可重構(gòu)模型,進行循環(huán)糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進化硬件電路的設(shè)計方法對實際的進化硬件設(shè)計具有一定的實際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進化硬件的器件結(jié)構(gòu)的設(shè)計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
cadence 15.7安裝步驟及方法安裝步驟： 1、 證書生成 a、雙擊Crack->keygen.exe， b、HO
上傳時間： 2013-07-26
上傳用戶：xoxoliguozhi
小波變換是一種新興的理論，是數(shù)學(xué)發(fā)展史上的重要成果。它無論對數(shù)學(xué)還是對工程應(yīng)用都產(chǎn)生了深遠的影響。最新的靜態(tài)圖像壓縮標準JPEG2000就以離散小波變換(DWT)作為核心變換算法。 本文首先較為詳細地分析了小波變換的理論基礎(chǔ)，對多分辨率分析、Mallat算法和提升算法做了介紹。然后分析了JPEG2000所采用的小波濾波器，并引入了一個新的LS97小波。該小波系數(shù)簡單、易于硬件實現(xiàn)，并且與CDF97小波有很好的兼容性，可作為CDF97小波的替代者。使用Matlab對CDF97小波和LS97小波的兼容性做仿真測試，結(jié)果表明這兩個小波具有幾乎相同的性能。在確定所用的小波后，本文設(shè)計了二維離散小波變換的硬件結(jié)構(gòu)。設(shè)計過程中對標準二維小波變換做了優(yōu)化，即將行變換和列變換的歸一化步驟合并計算，這樣可以減少兩次乘法操作。另外還使用移位加代替乘法，提取移位加中的公共算子等方式來優(yōu)化設(shè)計。對于邊界數(shù)據(jù)的處理，本文采用了嵌入式對稱延拓技術(shù)，不需要額外的緩存，節(jié)約了硬件資源。為提高硬件利用率，本文將LeGall53小波變換和LS97小波變換統(tǒng)一起來，只要一個控制信號就可實現(xiàn)兩者之間的轉(zhuǎn)換。本文所提出的結(jié)構(gòu)采用基于行的變換方式，只需要六行中間數(shù)據(jù)即可完成全部行數(shù)據(jù)的小波變換。采用流水線技術(shù)提高了整個設(shè)計的運行速度。最后也給出了二維離散小波反變換的實現(xiàn)結(jié)構(gòu)。 在完成硬件結(jié)構(gòu)設(shè)計的基礎(chǔ)上，使用Verilog硬件描述語言對整個設(shè)計進行了完全可綜合的RTL級描述，采用同步設(shè)計，提高了可靠性。在Xilinx公司的FPGA開發(fā)軟件ISE6.3i中對正反小波變換做了仿真和實現(xiàn)，結(jié)果表明，本設(shè)計能高速高精度地完成正反可逆和不可逆小波變換，可以滿足各種實時性要求。
上傳時間： 2013-07-25
上傳用戶：sn2080395
隨著集成電路頻率的提高和多核時代的到來，傳統(tǒng)的高速電互連技術(shù)面臨著越來越嚴重的瓶頸問題，而高速下的光互連具有電互連無法比擬的優(yōu)勢，成為未來電互連的理想替代者，也成為科學(xué)研究的熱點問題。目前，由OIF(Optical Intemetworking Forum，光網(wǎng)絡(luò)論壇)論壇提出的甚短距離光互連協(xié)議，主要面向主干網(wǎng)，其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級、芯片級的光互連協(xié)議具有非常重要的研究意義。 本論文將協(xié)議功能分為數(shù)據(jù)鏈路層和物理層來設(shè)計，鏈路層功能包括了協(xié)議原語設(shè)計，數(shù)據(jù)幀格式和數(shù)據(jù)傳輸流程設(shè)計，流量控制機制設(shè)計，協(xié)議通道初始化設(shè)計，錯誤檢測機制設(shè)計和空閑字符產(chǎn)生、時鐘補償方式設(shè)計；物理層功能包含了數(shù)據(jù)的串化和解串功能，多通道情況下的綁定功能，數(shù)據(jù)編解碼功能等。 然后，文章采用FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)技術(shù)實現(xiàn)了定制協(xié)議的單通道模式。重點是數(shù)據(jù)鏈路層的實現(xiàn)，物理層采用定制具備其功能的IP(Intellectual Property,知識產(chǎn)權(quán))——RocketIO來實現(xiàn)。實現(xiàn)的過程中，采用了Xilinx公司的ISE(Integrated System Environment,集成開發(fā)環(huán)境)開發(fā)流程，使用的設(shè)計工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。 最后，本文對實現(xiàn)的協(xié)議進行了軟件仿真和上扳測試，訪真和測試結(jié)果表明，實現(xiàn)的單通道模式，支持的最高串行頻率達到3.5GHz，完全滿足了光互連驗證系統(tǒng)初期的要求，同時由RocketIO的高速串行差分口得到的眼圖質(zhì)量良好，表明對物理層IP的定制是成功的。
上傳時間： 2013-06-28
上傳用戶：guh000
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<rt id="seous"></rt>
<table id="seous"></table>