隨著計(jì)算機(jī)技術(shù)、電力電子技術(shù)的發(fā)展，使得電機(jī)性能指標(biāo)也相應(yīng)的提高和日益完善。這些變化對(duì)電機(jī)提出了越來(lái)越高的性能與質(zhì)量指標(biāo)，也使電機(jī)性能的精確測(cè)試顯得更為重要。但監(jiān)測(cè)保護(hù)設(shè)備的發(fā)展相對(duì)落后。 本文根據(jù)電機(jī)運(yùn)行的特點(diǎn)，采用單片機(jī)AT89S52和傳感器測(cè)試技術(shù)，構(gòu)建了對(duì)電機(jī)主要運(yùn)行參數(shù)的監(jiān)測(cè)系統(tǒng)。該系統(tǒng)既可以完成現(xiàn)場(chǎng)的實(shí)時(shí)監(jiān)測(cè)，又可以對(duì)多個(gè)電機(jī)完成連續(xù)的參量分析。該系統(tǒng)由參數(shù)測(cè)量部分，系統(tǒng)的硬件電路組成部分以及軟件實(shí)現(xiàn)部分組成。參數(shù)測(cè)量部分的設(shè)計(jì)包括傳感器的選型、放大電路的設(shè)計(jì)、濾波電路的設(shè)計(jì)以及硬件電路可靠性措施等。在系統(tǒng)的硬件電路組成部分的設(shè)計(jì)包括了測(cè)試儀和抄寫器的電路組成，以及兩者之間的無(wú)線通信，還包括了抄寫器與上位機(jī)之間通過USB的通訊。在軟件實(shí)現(xiàn)的部分通過軟件的編寫完成各個(gè)模塊之聞的聯(lián)系。在界面顯示單元設(shè)計(jì)了基于虛擬儀器的軟件平臺(tái)，其中包括總體設(shè)置、歷史數(shù)據(jù)讀取、數(shù)據(jù)圖形化顯示和數(shù)據(jù)表格化顯示，并對(duì)存儲(chǔ)的數(shù)據(jù)進(jìn)行讀取和刪除等操作。可以打印指定時(shí)間段的歷史數(shù)據(jù)，使用戶能夠清楚知道該時(shí)間段內(nèi)信息的變化情況。軟件的界面友好，顯示直觀，操作簡(jiǎn)便。實(shí)驗(yàn)結(jié)果表明本設(shè)計(jì)可以滿足實(shí)際要求、誤差較小，可應(yīng)用于實(shí)際應(yīng)用系統(tǒng)。本監(jiān)測(cè)系統(tǒng)為以后研制更大規(guī)模的管理系統(tǒng)邁出了具有基礎(chǔ)性和開拓性的一步，其成果具有先進(jìn)性和潛在的經(jīng)濟(jì)效益。
標(biāo)簽： 電機(jī) 運(yùn)行參數(shù) 監(jiān)測(cè)
上傳時(shí)間： 2013-06-21
上傳用戶：AbuGe
在實(shí)際應(yīng)用中，對(duì)永磁同步電機(jī)控制精度的要求越來(lái)越高。尤其是在機(jī)器人、航空航天、精密電子儀器等對(duì)電機(jī)性能要求較高的領(lǐng)域，系統(tǒng)的快速性、穩(wěn)定性和魯棒性能好壞成為決定永磁同步電機(jī)性能優(yōu)劣的重要指標(biāo)。傳統(tǒng)電機(jī)系統(tǒng)通常采用PID控制，其本質(zhì)上是一種線性控制，若被控對(duì)象具有非線性特性或有參變量發(fā)生變化，會(huì)使得線性常參數(shù)的PID控制器無(wú)法保持設(shè)計(jì)時(shí)的性能指標(biāo)；在確定PID參數(shù)的過程中，參數(shù)整定值是具有一定局域性的優(yōu)化值，并不是全局最優(yōu)值。實(shí)際電機(jī)系統(tǒng)具有非線性、參數(shù)時(shí)變及建模過程復(fù)雜等特點(diǎn)，因此常規(guī)PID控制難以從根本上解決動(dòng)態(tài)品質(zhì)與穩(wěn)態(tài)精度的矛盾。永磁同步電機(jī)是典型的多變量、參數(shù)時(shí)變的非線性控制對(duì)象。先進(jìn)控制方法(諸如智能控制、優(yōu)化算法等)研究應(yīng)用的發(fā)展與深入，為控制復(fù)雜的永磁同步電機(jī)系統(tǒng)開辟了嶄新的途徑。由于先進(jìn)控制方法擺脫了對(duì)控制對(duì)象模型的依賴，能夠在處理不精確性和不確定性問題中有可處理性、魯棒性，因而將其引入永磁同步電機(jī)控制已成為一個(gè)必然的趨勢(shì)。本文根據(jù)系統(tǒng)實(shí)現(xiàn)目標(biāo)的不同，選取相應(yīng)的先進(jìn)控制方法，并與PID控制相結(jié)合，對(duì)永磁同步電機(jī)各方面性能進(jìn)行有針對(duì)性的優(yōu)化，最終使其控制精度得到顯著的提高。為達(dá)到對(duì)永磁同步電機(jī)進(jìn)行性能優(yōu)化的研究目的，文中首先探討了正弦波永磁同步電機(jī)和方波永磁同步電機(jī)的運(yùn)行特點(diǎn)及控制機(jī)理，通過建立數(shù)學(xué)模型，對(duì)相應(yīng)的控制系統(tǒng)進(jìn)行了整體分析。針對(duì)永磁同步電機(jī)非線性、強(qiáng)耦合的特點(diǎn)，設(shè)計(jì)了矢量控制方式下的永磁同步電機(jī)閉環(huán)反饋控制系統(tǒng)。結(jié)合常規(guī)PID控制，將模糊控制、遺傳算法、神經(jīng)網(wǎng)絡(luò)和人工免疫等多種先進(jìn)控制方法應(yīng)用于永磁同步電機(jī)調(diào)速系統(tǒng)、伺服系統(tǒng)和同步傳動(dòng)系統(tǒng)的控制器設(shè)計(jì)中，以滿足不同控制系統(tǒng)對(duì)電機(jī)動(dòng)、靜態(tài)性能的要求以及對(duì)調(diào)速性能或跟隨性能的側(cè)重。實(shí)驗(yàn)結(jié)果表明，采用先進(jìn)控制方法的永磁同步電機(jī)具有較好的動(dòng)態(tài)性能、抗擾動(dòng)能力以及較強(qiáng)的魯棒性能；與傳統(tǒng)PID控制相比，系統(tǒng)的控制精度得到了明顯提高。研究結(jié)果驗(yàn)證了先進(jìn)控制方法應(yīng)用于永磁同步電機(jī)性能優(yōu)化的有效性和實(shí)用性。
標(biāo)簽： 先進(jìn)控制 永磁同步電機(jī) 性能優(yōu)化
上傳時(shí)間： 2013-04-24
上傳用戶：shinesyh
近年來(lái)在運(yùn)動(dòng)控制領(lǐng)域三電平中壓變頻器的開發(fā)研究得到了廣泛關(guān)注，三電平逆變器使得電壓型逆變器的大容量化、高性能化成為可能，研究和開發(fā)三電平逆變器，無(wú)論在技術(shù)上還是在實(shí)際應(yīng)用上都有十分重要的意義。 本文首先論述了三電平逆變器的原理，詳細(xì)分析了一種控制策略—空間電壓矢量法，給出PWM波的計(jì)算公式和開關(guān)動(dòng)作次序，并仿真出波形。 其次闡述了三電平逆變器的主電路構(gòu)成、功率器件MOSFET的驅(qū)動(dòng)技術(shù)和基于DSP2407A控制系統(tǒng)硬件電路設(shè)計(jì)，并據(jù)此設(shè)計(jì)出了一套小容量三電平逆交器實(shí)驗(yàn)裝置。 最后介紹了三電平空間電壓矢量控制算法的實(shí)現(xiàn)和軟件設(shè)計(jì)，給出了實(shí)驗(yàn)裝置的運(yùn)行結(jié)果，并分析了設(shè)計(jì)中存在的問題。
標(biāo)簽： SVPWM DSP 三電平
上傳用戶：tfyt
大功率電力電子裝置的廣泛應(yīng)用使電力系統(tǒng)無(wú)功功率補(bǔ)償和諧波污染問題日趨嚴(yán)重，動(dòng)態(tài)無(wú)功功率補(bǔ)償和諧波抑制成為現(xiàn)代電力傳動(dòng)領(lǐng)域研究的熱點(diǎn)。傳統(tǒng)補(bǔ)償技術(shù)由于主控制器運(yùn)算能力的限制，難以對(duì)實(shí)時(shí)信號(hào)進(jìn)行有效分析，影響了補(bǔ)償效果。而DSP計(jì)算速度快，能夠?qū)崿F(xiàn)復(fù)雜的數(shù)字信號(hào)處理或數(shù)字實(shí)時(shí)控制。本文針對(duì)礦井直流提升機(jī)的無(wú)功補(bǔ)償問題，設(shè)計(jì)了一種基于DSP的TCR型動(dòng)態(tài)無(wú)功補(bǔ)償器，以穩(wěn)定電網(wǎng)電壓、減小電壓波動(dòng)，提高功率因數(shù)。 本文綜述了無(wú)功補(bǔ)償技術(shù)的國(guó)內(nèi)外研究概況、水平和發(fā)展趨勢(shì)，基于 MATLAB 對(duì)電力電子裝置諧波源進(jìn)行了諧波分析與仿真，分析和介紹了 TCR 的無(wú)功補(bǔ)償原理及瞬時(shí)無(wú)功理論，確定了無(wú)功補(bǔ)償系統(tǒng)主電路及其控制系統(tǒng)，提出了系統(tǒng)的總體方案。 本設(shè)計(jì)選用 TMS320F2812 DSP 芯片作為主處理器，設(shè)計(jì)了信號(hào)輸入、濾波放大和信號(hào)調(diào)理等 DSP 外圍硬件電路；軟件方面采用模塊化設(shè)計(jì)，編寫了軟件流程圖，給出了部分程序代碼。 本文基于MATLAB軟件對(duì)無(wú)功補(bǔ)償控制系統(tǒng)的補(bǔ)償效果進(jìn)行了模擬仿真。仿真結(jié)果表明：系統(tǒng)線電壓、負(fù)載無(wú)功功率和TCR無(wú)功功率等在兩個(gè)周期內(nèi)達(dá)到穩(wěn)定，系統(tǒng)線電壓波動(dòng)小于3％，系統(tǒng)線電壓和系統(tǒng)線電流中僅含有較少量的5次、7次和 11 次諧波，總諧波畸變率滿足《公用電網(wǎng)諧波》標(biāo)準(zhǔn)的要求，為在煤礦中的實(shí)際應(yīng)用提供了理論基礎(chǔ)。
標(biāo)簽： DSP TCR 動(dòng)態(tài)
上傳時(shí)間： 2013-07-24
上傳用戶：PresidentHuang
電壓空間矢量脈沖寬度調(diào)制技術(shù)是一種性能優(yōu)越、易于數(shù)字化實(shí)現(xiàn)的脈沖寬度調(diào)制方案。在常規(guī)SVPWM算法中，判定等效電壓空間矢量所處扇區(qū)位置時(shí)需要進(jìn)行坐標(biāo)旋轉(zhuǎn)和反正切三角函數(shù)的運(yùn)算，計(jì)算特定電壓空間矢量作用時(shí)間時(shí)需要進(jìn)行正弦、余弦三角函數(shù)的運(yùn)算以及過飽和情況下的歸一化處理過程，同時(shí)，在整個(gè)SVPWM算法中還包含了無(wú)理數(shù)的運(yùn)算，這些復(fù)雜計(jì)算不可避免地會(huì)產(chǎn)生大量計(jì)算誤差，對(duì)高精度實(shí)時(shí)控制產(chǎn)生不可忽視的影響，而且這些復(fù)雜運(yùn)算的計(jì)算量大，對(duì)系統(tǒng)的處理速度要求高，程序設(shè)計(jì)復(fù)雜，系統(tǒng)運(yùn)行時(shí)間長(zhǎng)，占用系統(tǒng)資源多。因此，從工程實(shí)際應(yīng)用的角度出發(fā)，需要對(duì)常規(guī)SVPWM算法進(jìn)行優(yōu)化設(shè)計(jì)。 本文提出的優(yōu)化SVPWM算法，只需進(jìn)行普通的四則運(yùn)算，計(jì)算非常簡(jiǎn)單，克服了上述常規(guī)SVPWM算法中的缺點(diǎn)，同時(shí)，采用交叉分配零電壓空間矢量，并將零電壓空間矢量的切換點(diǎn)置于各扇區(qū)中點(diǎn)的方法，達(dá)到降低三相橋式逆變電路中開關(guān)器件開關(guān)損耗的目的。SVPWM算法要求高速的數(shù)據(jù)處理能力，傳統(tǒng)的MCU、DSP都難以滿足其要求，而具有高速數(shù)據(jù)處理能力的FPGA/CPLD則可以很好的實(shí)現(xiàn)SVPWM的控制功能，在實(shí)時(shí)性、靈活性等方面有著MCU、DSP無(wú)法比擬的優(yōu)越性。本文利用MATLAB/Simulink軟件對(duì)優(yōu)化的SVPWM系統(tǒng)原型進(jìn)行建模和仿真，當(dāng)仿真效果達(dá)到SVPWM系統(tǒng)控制要求后，在XilinxISE環(huán)境下采用硬件描述語(yǔ)言設(shè)計(jì)輸入方法與原理圖設(shè)計(jì)輸入方法相結(jié)合的混合設(shè)計(jì)輸入方法進(jìn)行FPGA/CPLD的電路設(shè)計(jì)與輸入，建立相同功能的SVPWM系統(tǒng)模型，然后利用ISESimulator（VHDL/Verilog）仿真器進(jìn)行功能仿真和性能分析，驗(yàn)證了本文提出的SVPWM優(yōu)化設(shè)計(jì)方案的可行性和有效性。
標(biāo)簽： FPGACPLD SVPWM 算法優(yōu)化
上傳時(shí)間： 2013-07-30
上傳用戶：15953929477
本文在分析了嵌入式技術(shù)及控制系統(tǒng)的發(fā)展概況后，首先對(duì)現(xiàn)場(chǎng)總線，主要是CAN總線的技術(shù)特點(diǎn)進(jìn)行了全面的介紹，并重點(diǎn)對(duì)CAN總線網(wǎng)絡(luò)中數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性問題及改善的方案進(jìn)行了分析和研究。之后利用嵌入式技術(shù)實(shí)現(xiàn)了基于CAN總線的網(wǎng)絡(luò)測(cè)控系統(tǒng)。該系統(tǒng)的主控節(jié)點(diǎn)，即ARM平臺(tái)采用32位的嵌入式處理器AR2M和嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS-Ⅱ來(lái)實(shí)現(xiàn)，并在該平臺(tái)上完成了系統(tǒng)多任務(wù)的建立，包括與底層CAN網(wǎng)絡(luò)的通信、液晶顯示輸出和嵌入式Web服務(wù)器等。 論文共分六章。第一章介紹了控制系統(tǒng)的發(fā)展過程、嵌入式技術(shù)及其發(fā)展現(xiàn)狀，并引出了課題的背景和研究意義，給出了主要研究?jī)?nèi)容。第二章著重介紹了CAN現(xiàn)場(chǎng)總線技術(shù)，并對(duì)其工作原理和CAN總線系統(tǒng)的實(shí)時(shí)性進(jìn)行了分析。第三章論述了CAN總線測(cè)控網(wǎng)絡(luò)的實(shí)現(xiàn)以及CAN測(cè)控網(wǎng)絡(luò)與Internet集成的必要性，并給出了本文的系統(tǒng)設(shè)計(jì)方案、工作原理和組成。第四章論述了基于CAN總線的嵌入式測(cè)控系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，詳細(xì)闡述了系統(tǒng)的硬件、軟件設(shè)計(jì)思路和實(shí)現(xiàn)方法。硬件方面，介紹了硬件平臺(tái)中的主處理器LPC2292和整個(gè)硬件邏輯模塊。軟件設(shè)計(jì)上實(shí)現(xiàn)了μC/OS-Ⅱ?qū)崟r(shí)操作系統(tǒng)在ARM7上的移植，并完成了嵌入式系統(tǒng)下多任務(wù)的建立。第五章介紹了以QXLPC-Ⅲ過程控制系統(tǒng)為應(yīng)用對(duì)象，進(jìn)行的實(shí)際應(yīng)用實(shí)驗(yàn)，該實(shí)驗(yàn)對(duì)被控過程的部分物理量進(jìn)行了檢測(cè)，驗(yàn)證了本方案的可行性。第六章對(duì)全文進(jìn)行了總結(jié)，給出了有待進(jìn)一步研究的問題，并對(duì)后續(xù)工作進(jìn)行了展望。
標(biāo)簽： CAN 總線 嵌入式
上傳時(shí)間： 2013-06-03
上傳用戶：zttztt2005
隨著電子技術(shù)的不斷發(fā)展和進(jìn)步，嵌入式系統(tǒng)也越來(lái)越廣泛的滲入到人類生活的方方面面。我們生活中常用的手機(jī)、數(shù)碼相機(jī)、掌上電腦、便攜式掃描儀等等都應(yīng)用到了嵌入式系統(tǒng)。 論文首先介紹了嵌入式系統(tǒng)，包括嵌入式系統(tǒng)的構(gòu)成、特點(diǎn)、發(fā)展趨勢(shì)以及FPGA在嵌入式中的應(yīng)用等，指明嵌入式系統(tǒng)設(shè)計(jì)一般可分為硬件設(shè)計(jì)和軟件設(shè)計(jì)兩部分。 硬件設(shè)計(jì)部分，首先介紹了FPGA的相關(guān)知識(shí)，包括FPGA構(gòu)成、特性、開發(fā)工具、開發(fā)流程等，并對(duì)論文中選用的Altera公司的CyclonⅡ器件做了詳細(xì)的介紹。利用SOPC Builder、NiosⅡ等工具設(shè)計(jì)創(chuàng)建了NiosⅡ CPU內(nèi)核，添加以太網(wǎng)、Flash、PIO以及VGA接口等模塊，生成了一個(gè)Nios CPU內(nèi)核，完成硬件設(shè)計(jì)。 軟件設(shè)計(jì)部分，研究了嵌入式操作系統(tǒng)的發(fā)展、種類、特點(diǎn)等，簡(jiǎn)單介紹了幾種代表性的嵌入式操作系統(tǒng)。選擇嵌入式操作系統(tǒng)時(shí)，綜合考慮了內(nèi)核、可移植性、可裁剪性、外掛模塊、成本、服務(wù)等各種因素，最終選用μCLinux操作系統(tǒng)。詳細(xì)介紹了μCLinux的特點(diǎn)、基本架構(gòu)、代碼結(jié)構(gòu)等。利用NiosⅡIDE為宿主機(jī)建立Linux開發(fā)環(huán)境。在IDE里配置Linux內(nèi)核和文件系統(tǒng)，編譯后上載到做好的硬件平臺(tái)上。啟動(dòng)μCLinux后將一個(gè)C語(yǔ)言編寫的九宮格求解程序下載到開發(fā)板中運(yùn)行，檢驗(yàn)運(yùn)行結(jié)果，驗(yàn)證嵌入式系統(tǒng)的正確性。 論文所做的只是嵌入式系統(tǒng)的一個(gè)應(yīng)用實(shí)例。實(shí)際應(yīng)用過程中，用戶可以根據(jù)自己的實(shí)際需要對(duì)軟硬件進(jìn)行修改，以實(shí)現(xiàn)不同的功能。
標(biāo)簽： FPGA 嵌入式系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-19
上傳用戶：zhuoying119
隨著數(shù)字化技術(shù)的飛速發(fā)展，數(shù)字視頻信號(hào)的傳輸技術(shù)更是受到人們的關(guān)注。相比較其它類型的信息傳輸如文本和數(shù)據(jù)，視頻通信需要占用更多的帶寬資源，因此為了實(shí)現(xiàn)在帶寬受限的條件下的傳輸，視頻源必須經(jīng)過大量壓縮。盡管現(xiàn)在的網(wǎng)絡(luò)狀況不斷地改善，但相對(duì)與快速增長(zhǎng)的視頻業(yè)務(wù)而言，網(wǎng)絡(luò)帶寬資源仍然是遠(yuǎn)遠(yuǎn)不夠的。2003年3月，新一代視頻壓縮標(biāo)準(zhǔn)H．264/AVC的推出，使視頻壓縮研究進(jìn)入了一個(gè)新的層次。H．264標(biāo)準(zhǔn)中包含了很多先進(jìn)的視頻壓縮編碼方法，與以前的視頻編碼標(biāo)準(zhǔn)相比具有明顯的進(jìn)步。在相同視覺感知質(zhì)量的情況下，H．264的編碼效率比H．263提高了一倍左右，并且有更好的網(wǎng)絡(luò)友好性。然而，高編碼壓縮率是以很高的計(jì)算復(fù)雜度為代價(jià)的，H．264標(biāo)準(zhǔn)的計(jì)算復(fù)雜度約為H．263的3倍，所以在實(shí)際應(yīng)用中必須對(duì)其算法進(jìn)行優(yōu)化以減低其計(jì)算復(fù)雜度。 @@ 本文首先介紹了H．264標(biāo)準(zhǔn)的研究背景，分析了國(guó)內(nèi)外H．264硬件系統(tǒng)的研究現(xiàn)狀，并介紹了本文的主要工作。 @@ 接著對(duì)H．264編碼標(biāo)準(zhǔn)的理論知識(shí)、關(guān)鍵技術(shù)分別進(jìn)行了介紹。 @@ 對(duì)H．264塊匹配運(yùn)動(dòng)估計(jì)算法進(jìn)行研究，對(duì)經(jīng)典的塊匹配運(yùn)動(dòng)估計(jì)算法通過對(duì)比分析，三步、二維等算法在搜索效率上優(yōu)于全搜索算法，而全搜索算法在數(shù)據(jù)流的規(guī)則性和均勻性有著自己的優(yōu)越性。 @@ 針對(duì)塊匹配運(yùn)動(dòng)估計(jì)全搜索算法的VLSI結(jié)構(gòu)的特點(diǎn)，提出改進(jìn)的塊匹配運(yùn)動(dòng)估計(jì)全搜索算法。本文基于對(duì)數(shù)據(jù)流的分析，對(duì)硬件尋址進(jìn)行了研究。通過一次完整的全搜索數(shù)據(jù)流分析，改進(jìn)的塊匹配運(yùn)動(dòng)估計(jì)算法在時(shí)鐘周期、PE資源消耗方面得到優(yōu)化。 @@ 最后基于FPGA平臺(tái)對(duì)整像素運(yùn)動(dòng)估計(jì)模塊進(jìn)行了研究。首先對(duì)運(yùn)動(dòng)估計(jì)模塊結(jié)構(gòu)進(jìn)行了功能子模塊劃分；然后對(duì)每個(gè)子模塊進(jìn)行設(shè)計(jì)和仿真和對(duì)整個(gè)運(yùn)動(dòng)估計(jì)模塊進(jìn)行聯(lián)合仿真驗(yàn)證。 @@關(guān)鍵詞：H．264；FPGA；QuartusⅡ；幀間預(yù)測(cè)；運(yùn)動(dòng)估計(jì)；塊匹配
標(biāo)簽： H264 FPGA 幀間預(yù)測(cè)
隨著電子工業(yè)應(yīng)用領(lǐng)域需求的增長(zhǎng)，要實(shí)現(xiàn)復(fù)雜程度較高的數(shù)字電子系統(tǒng)，對(duì)數(shù)據(jù)處理能力提出越來(lái)越高的要求。定點(diǎn)運(yùn)算已經(jīng)很難滿足高性能數(shù)字系統(tǒng)的需要，而浮點(diǎn)數(shù)相對(duì)于定點(diǎn)數(shù)，具有表述范圍寬，有效精度高等優(yōu)點(diǎn)，在航空航天、遙感、機(jī)器人技術(shù)以及涉及指數(shù)運(yùn)算和信號(hào)處理等領(lǐng)域有著廣泛的應(yīng)用。對(duì)浮點(diǎn)運(yùn)算的要求主要體現(xiàn)在兩個(gè)方面：一是速度，即如何快速有效的完成浮點(diǎn)運(yùn)算；二是精度，即浮點(diǎn)運(yùn)算能夠提供多少位的有效數(shù)字。 計(jì)算機(jī)性價(jià)比的提高以及可編程邏輯器件的出現(xiàn)，對(duì)傳統(tǒng)的數(shù)字電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了變革。FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列)讓設(shè)計(jì)師通過設(shè)計(jì)芯片來(lái)實(shí)現(xiàn)電子系統(tǒng)的功能，將傳統(tǒng)的固件選用及電路板設(shè)計(jì)工作放在芯片設(shè)計(jì)中進(jìn)行。FPGA可以完成極其復(fù)雜的時(shí)序與組合邏輯電路功能，適用于高速、高密度，如運(yùn)算器、數(shù)字濾波器、二維卷積器等具有復(fù)雜算法的邏輯單元和信號(hào)處理單元的邏輯設(shè)計(jì)領(lǐng)域。 鑒于FPGA技術(shù)的特點(diǎn)和浮點(diǎn)運(yùn)算的廣泛應(yīng)用，本文基于FPGA將浮點(diǎn)運(yùn)算結(jié)合實(shí)際應(yīng)用設(shè)計(jì)一個(gè)觸摸式浮點(diǎn)計(jì)算器，主要目的是通過VHDL語(yǔ)言編程來(lái)實(shí)現(xiàn)浮點(diǎn)數(shù)的加減、乘除和開方等基本運(yùn)算功能。 (1)給出系統(tǒng)的整體框架設(shè)計(jì)和各模塊的實(shí)現(xiàn)，包括芯片的選擇、各模塊之間的時(shí)序以及控制、每個(gè)運(yùn)算模塊詳細(xì)的工作原理和算法設(shè)計(jì)流程； (2)通過VHDL語(yǔ)言編程來(lái)實(shí)現(xiàn)浮點(diǎn)數(shù)的加減、乘除和開方等基本運(yùn)算功能； (3)在Xilinx ISE環(huán)境下，對(duì)系統(tǒng)的主要模塊進(jìn)行開發(fā)設(shè)計(jì)及功能仿真，驗(yàn)證了基于FPGA的浮點(diǎn)運(yùn)算。
標(biāo)簽： FPGA 浮點(diǎn)運(yùn)算器
上傳用戶：咔樂塢
作為性能優(yōu)異的糾錯(cuò)編碼，Turbo碼自誕生以來(lái)就一直受到理論界以及工程應(yīng)用界的關(guān)注。TD—SCDMA是我國(guó)擁有自主知識(shí)產(chǎn)權(quán)的3G通信標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)把Turbo碼是作為前向糾錯(cuò)體制，但Turbo碼的譯碼算法比較復(fù)雜并且需要多次迭代，這造成Turbo碼譯碼延時(shí)大，譯碼速度慢，因此限制了Turbo碼的實(shí)際應(yīng)用。因此有必要研究如何將現(xiàn)有的Turbo碼譯碼算法進(jìn)行簡(jiǎn)化，加速，使其轉(zhuǎn)化成為適合在硬件上實(shí)現(xiàn)的算法，將實(shí)驗(yàn)室的理論研究成果轉(zhuǎn)化成為硬件產(chǎn)品。 論文主要的研究?jī)?nèi)容有以下兩點(diǎn)： 其一，提出信道自適應(yīng)迭代譯碼方案。在事先設(shè)定最大迭代次數(shù)的情況下，自適應(yīng)Turbo碼譯碼算法能夠根據(jù)信道的變化自動(dòng)調(diào)整迭代次數(shù)。 仿真結(jié)果表明：該自適應(yīng)迭代譯碼方案能夠根據(jù)信道的變化自動(dòng)調(diào)整迭代次數(shù)，在保證譯碼性能基本上沒有損失的情況下，有效減少譯碼時(shí)間，明顯提高譯碼速度。 其二，根據(jù)得到的信道自適應(yīng)迭代譯碼方案，借助Xilinx公司Spartan3 FPGA硬件平臺(tái)，使用Verilog硬件描述語(yǔ)言，將用C/C++語(yǔ)言寫成的信道自適應(yīng)迭代譯碼算法轉(zhuǎn)化成為硬件設(shè)計(jì)實(shí)現(xiàn)，得到硬件電路，并對(duì)得到的譯碼器硬件電路進(jìn)行測(cè)試。 測(cè)試結(jié)果表明：隨著信道的變化，硬件電路的譯碼速度也隨之自動(dòng)變化，信噪比越高譯碼速度越快，并且硬件譯碼器性能（誤比特率）與實(shí)驗(yàn)仿真基本一致。
標(biāo)簽： Turbo FPGA 編譯碼器
上傳時(shí)間： 2013-05-31
上傳用戶：huyiming139
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
