海爾芯片程序模塊
上傳時(shí)間： 2014-12-28
上傳用戶：luopoguixiong
介紹了16bit立體聲數(shù)字音頻信號(hào)編解碼器CS4218與DSP56F826芯片組成的音頻信號(hào)數(shù)字處理接口，給出了相應(yīng)的應(yīng)用電路接口設(shè)計(jì)和部分軟件框圖。
上傳時(shí)間： 2013-11-16
上傳用戶：hopy
FPGA-CPLD芯片設(shè)置方法
上傳時(shí)間： 2013-10-28
上傳用戶：whymatalab2
電子發(fā)燒友網(wǎng)訊： Altera公司 28nm FPGA系列芯片共包括三大系列：Stratix V、Arria V與Cyclone V系列芯片。近日，Altera公司也正式宣布該三大系列芯片已全部開始量產(chǎn)出貨。Altera公司憑借著其28nm FPGA芯片在性能和成本上的優(yōu)勢(shì)，未來(lái)的前景勢(shì)必?zé)o法估量。通過(guò)本文對(duì)Altera公司 28nm FPGA系列芯片的基本性能、市場(chǎng)優(yōu)勢(shì)、型號(hào)差異以及典型應(yīng)用等介紹，電子發(fā)燒友網(wǎng)小編將帶領(lǐng)大家一起來(lái)感受Altera公司28nm FPGA系列芯片的“雄韜偉略”，深入闡述如何更好地為你未來(lái)的設(shè)計(jì)選擇相應(yīng)的Altera 28nm FPGA 芯片。
上傳時(shí)間： 2013-11-21
上傳用戶：ZZJ886
Arria V系列 FPGA芯片基本描述 （1）28nm FPGA，在成本、功耗和性能上達(dá)到均衡； （2）包括低功耗6G和10G串行收發(fā)器； （3）總功耗比6G Arria II FPGA低40%； （4）豐富的硬核IP模塊，提高了集成度 （5）目前市場(chǎng)上支持10.3125Gbps收發(fā)器技術(shù)、功耗最低的中端FPGA。
上傳時(shí)間： 2013-10-26
上傳用戶：wsq921779565
全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析:賽靈思的最新7系列FPGA芯片包括3個(gè)子系列，Artix-7、 Kintex-7和Virtex-7。在介紹芯片之前，先看看三個(gè)子系列芯片的介紹表，如下表1所示： 表1 全新Xilinx FPGA 7系列子系列介紹表 (1) Artix-7 FPGA系列——業(yè)界最低功耗和最低成本 通過(guò)表1我們不難得出以下結(jié)論： 與上一代 FPGA相比，其功耗降低了50%，成本削減了35%，性能提高30%，占用面積縮減了50%，賽靈思FPGA芯片在升級(jí)中，功耗和性能平衡得非常好。
標(biāo)簽： Xilinx FPGA 賽靈思 系列芯片
上傳時(shí)間： 2013-10-27
上傳用戶：comer1123
賽靈思FPGA芯片論文，值得一看。
標(biāo)簽： FPGA 賽靈思 芯片架構(gòu) 分
上傳時(shí)間： 2014-12-28
上傳用戶：1583264429
在點(diǎn)對(duì)多點(diǎn)主從通信系統(tǒng)中,需要合適的接口形式和通信協(xié)議實(shí)現(xiàn)主站與各從站的信息交換。RS -485 接口是適合這種需求的一種標(biāo)準(zhǔn)接口形式。當(dāng)選擇主從多點(diǎn)同步通信方式時(shí),工作過(guò)程與幀格式符合HDLC/SDLC協(xié)議。介紹了采用VHDL 語(yǔ)言在FPGA 上實(shí)現(xiàn)的以HDLC/ SDLC 協(xié)議控制為基礎(chǔ)的RS - 485 通信接口芯片。實(shí)驗(yàn)表明,這種接口芯片操作簡(jiǎn)單、體積小、功耗低、可靠性高,極具實(shí)用價(jià)值。
上傳時(shí)間： 2013-11-02
上傳用戶：zhf01y
針對(duì)傳統(tǒng)集成電路（ASIC）功能固定、升級(jí)困難等缺點(diǎn)，利用FPGA實(shí)現(xiàn)了擴(kuò)頻通信芯片STEL-2000A的核心功能。使用ISE提供的DDS IP核實(shí)現(xiàn)NCO模塊，在下變頻模塊調(diào)用了硬核乘法器并引入CIC濾波器進(jìn)行低通濾波，給出了DQPSK解調(diào)的原理和實(shí)現(xiàn)方法，推導(dǎo)出一種簡(jiǎn)便的引入?仔/4固定相移的實(shí)現(xiàn)方法。采用模塊化的設(shè)計(jì)方法使用VHDL語(yǔ)言編寫出源程序，在Virtex-II Pro 開發(fā)板上成功實(shí)現(xiàn)了整個(gè)系統(tǒng)。測(cè)試結(jié)果表明該系統(tǒng)正確實(shí)現(xiàn)了STEL-2000A的核心功能。 Abstract: To overcome drawbacks of ASIC such as fixed functionality and upgrade difficulty, FPGA was used to realize the core functions of STEL-2000A. This paper used the DDS IP core provided by ISE to realize the NCO module, called hard core multiplier and implemented CIC filter in the down converter, described the principle and implementation detail of the demodulation of DQPSK, and derived a simple method to introduce a fixed phase shift of ?仔/4. The VHDL source code was designed by modularity method , and the complete system was successfully implemented on Virtex-II Pro development board. Test results indicate that this system successfully realize the core function of the STEL-2000A.
標(biāo)簽： STEL 2000 FPGA 擴(kuò)頻通信
上傳時(shí)間： 2013-11-06
上傳用戶：liu123
隨著混沌理論應(yīng)用于產(chǎn)生偽隨機(jī)序列的發(fā)展，用現(xiàn)場(chǎng)可編程邏輯門陣列實(shí)現(xiàn)了基于TD—ERCS混沌的偽隨機(jī)序列發(fā)生器．為了便于硬件實(shí)現(xiàn)并減少硬件占用資源．對(duì)原算法(即基于TD—ERCS構(gòu)造偽隨機(jī)序列發(fā)生器的算法)進(jìn)行了適當(dāng)改進(jìn)，密鑰空間縮減到2⋯．設(shè)計(jì)采用雙精度浮點(diǎn)運(yùn)算，選用Cyclone系列的EPIC20F400芯片。完成了CPRSG的系統(tǒng)仿真實(shí)驗(yàn)．系統(tǒng)的硬件電路占用17716個(gè)邏輯單元，占芯片資源88％，工作頻率50 MHz，EPRS產(chǎn)生速率10 Mbps．
標(biāo)簽： FPGA 混沌 偽隨機(jī)序列 發(fā)生器
上傳時(shí)間： 2013-10-28
上傳用戶：crazyer
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
