我見過的講解最清晰易懂的運放資料，值得下載
標簽： 模擬集成電路 運放
上傳時間： 2014-12-23
上傳用戶：磊子226
常見運放好用
標簽： OPA 227 高精度 低噪聲
上傳用戶：lbbyxmoran
TI運放選型
標簽： 運放 選型
上傳用戶：黃蛋的蛋黃
探地雷達回波信號是一種非平穩非線性信號，其中不僅包含地下埋藏物的目標信號，還包含有可能掩藏目標信號的直達波信號，給目標的識別帶來困難。文中采用HHT方法對探地雷達回波信號進行特征分析，提取回波信號的IMF分量的瞬時頻率作為特征向量。實驗結果表明，用HHT方法提取特征可較好的避免直達波影響，該方法是可行而有效的，為進一步鑒別地下埋藏物提供了新的思想和方法。
標簽： HHT 探地雷達 回波信號 特征提取
上傳時間： 2013-10-22
上傳用戶：hjkhjk
全面的常用運放電路設計
標簽： 集成運放 應用電路 設計實例
上傳時間： 2013-10-11
上傳用戶：思琦琦
運放
標簽： 運放 電路分析
上傳時間： 2013-10-29
上傳用戶：yimoney
給出了兩種應用于兩級CMOS 運算放大器的密勒補償技術的比較,用共源共柵密勒補償技術設計出的CMOS 運放與直接密勒補償相比,具有更大的單位增益帶寬、更大的擺率和更小的信號建立時間等優點,還可以在達到相同補償效果的情況下極大地減小版圖尺寸. 通過電路級小信號等效電路的分析和仿真,對兩種補償技術進行比較,結果驗證了共源共柵密勒補償技術相對于直接密勒補償技術的優越性.
標簽： 共源共柵 運放 補償 比較
上傳時間： 2013-10-14
上傳用戶：gengxiaochao
訊號路徑設計講座(9)針對高速應用的電流回授運算放大器電流回授運算放大器架構已成為各類應用的主要解決方案。該放大器架構具有很多優勢，并且幾乎可實施于任何需要運算放大器的應用當中。電流回授放大器沒有基本的增益頻寬產品的局限，隨著訊號振幅的增加，而頻寬損耗依然很小就證明了這一點。由于大訊號具有極小的失真，所以在很高的頻率情況下這些放大器都具有極佳的線性度。電流回授放大器在很寬的增益范圍內的頻寬損耗很低，而電壓回授放大器的頻寬損耗卻隨著增益的增加而增加。準確地說就是電流回授放大器沒有增益頻寬產品的限制。當然，電流回授放大器也不是無限快的。變動率受制于晶體管本身的速度限制（而非內部偏置(壓)電流）。這可以在給定的偏壓電流下實現更大的變動率，而無需使用正回授和其它可能影響穩定性的轉換增強技術。那么，我們如何來建立這樣一個奇妙的電路呢？電流回授運算放大器具有一個與差動對相對的輸入緩沖器。輸入緩沖器通常是一個射極追隨器或類似的器件。非反向輸入是高阻抗的，而緩沖器的輸出（即放大器的反向輸入）是低阻抗的。相反，電壓回授放大器的2個輸入均是高阻抗的。電流回授運算放大器輸出的是電壓，而且與透過稱為互阻抗Z(s)的復變函數流出或流入運算放大器的反向輸入端的電流有關。在直流電情況下，互阻抗很高（與電壓回授放大器類似），并且隨著頻率的增加而單極滾降。
標簽： 電流 運算放大器
上傳時間： 2013-10-19
1．(Ch2-2)一批零件中有9個合格品與3個廢品，安裝時從這批零件中任取一個，如果每次取出的廢品不再放回，求在取得合格品以前取出的廢品數的分布律。 分析：在取得合格品以前取出的廢品數是一隨機變量，要求其分布律，只需確定隨機變量的一切可能取值及相應的概率即可。 解：設X表示在取得合格品以前取出的廢品數，由題意知X的可能取值為0，
標簽： 隨機變量 分布
上傳時間： 2013-10-31
上傳用戶：xiaoxiang
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
標簽： layout design pcb 硬件工程師
上傳用戶：pei5
蟲蟲下載站版權所有 京ICP備2021023401號-1
