首先建立機載平臺下MIMO雷達信號模型,通過對系統參數設置,可使MIMO雷達工作在3種不同模式中。接著分析了MIMO雷達GMTI性能,并推導出了在MIMO雷達空時信號模型下,利用空時聯合域信息時DOA估計的CRB。
上傳時間： 2013-10-19
上傳用戶：松毓336
以船舶自動識別系統(AIS)為應用背景，介紹了SOTMDA的特點和應用方式，詳細給出了自組織網絡中的時隙選擇策略、自組織接入技術和網絡登陸方式，并在此基礎上分析了其網絡性能和時隙沖突。
上傳時間： 2014-05-24
上傳用戶：123312
附件是一款PCB阻抗匹配計算工具，點擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計算方法，連板的排法和PCB聯板的設計驗驗。 PCB設計的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上傳時間： 2014-12-31
上傳用戶：sunshine1402
附件是一款PCB阻抗匹配計算工具，點擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計算方法，連板的排法和PCB聯板的設計驗驗。 PCB設計的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上傳時間： 2013-10-15
上傳用戶：3294322651
為了滿足對隨機數性能有一定要求的系統能夠實時檢測隨機數性能的需求，提出了一種基于FPGA的隨機數性能檢測設計方案。根據NIST的測試標準，采用基于統計的方法，在FPGA內部實現了對隨機序列的頻率測試、游程測試、最大游程測試、離散傅里葉變換測試和二元矩陣秩測試。與現在常用的隨機數性能測試軟件相比，該設計方案，能靈活嵌入到需要使用隨機數的系統中，實現對隨機性能的實時檢測。實際應用表明，該設計具有使用靈活、測試準確、實時輸出結果的特點，達到了設計要求。
上傳時間： 2015-01-01
上傳用戶：瓦力瓦力hong
DAC34H84 是一款由德州儀器（TI）推出的四通道、16 比特、采樣1.25GSPS、功耗1.4W 高性能的數模轉換器。支持625MSPS 的數據率，可用于寬帶與多通道系統的基站收發信機。由于無線通信技術的高速發展與各設備商基站射頻拉遠單元（RRU/RRH）多種制式平臺化的要求，目前收發信機單板支持的發射信號頻譜越來越寬，而中頻頻率一般沒有相應提高，所以中頻發射DAC 發出中頻（IF）信號的二次諧波（HD2）或中頻與采樣頻率Fs 混疊產生的信號（Fs-2*IF）離主信號也越來越近，因此這些非線性雜散越來越難被外部模擬濾波器濾除。這些子進行pcb設計布局，能取得較好的信號完整性效果，可以在pcb打樣后，更放心。這些雜散信號會降低發射機的SFDR 性能，優化DAC 輸出的二次諧波性能也就變得越來越重要。
上傳時間： 2013-12-28
上傳用戶：tsfh
電子發燒友網核心提示：Altera公司昨日宣布，在業界率先在28 nm FPGA器件上成功測試了復數高性能浮點數字信號處理（DSP）設計。獨立技術分析公司Berkeley設計技術有限公司（BDTI）驗證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發套件上簡單方便的高效實現Altera浮點DSP設計流程，同時驗證了要求較高的浮點DSP應用的性能。本文是BDTI完整的FPGA浮點DSP分析報告。 Altera的浮點DSP設計流程經過規劃，能夠快速適應可參數賦值接口的設計更改，其工作環境包括來自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級模塊庫，支持FPGA設計人員比傳統HDL設計更迅速的實現并驗證復數浮點算法。這一設計流程非常適合設計人員在應用中采用高性能 DSP，這些應用包括，雷達、無線基站、工業自動化、儀表和醫療圖像等。
上傳時間： 2015-01-01
上傳用戶：sunshie
常用PCB基材性能分析
上傳時間： 2013-11-08
上傳用戶：epson850
Virtex™-5 器件包括基于第二代高級硅片組合模塊 (ASMBL™) 列架構的多平臺 FPGA 系列。集成了為獲得最佳性能、更高集成度和更低功耗設計的若干新型架構元件，Virtex-5 器件達到了比以往更高的系統性能水平。
上傳時間： 2013-10-19
上傳用戶：giraffe
撓性印制板很容易在大應力的作用下造成開裂或斷裂，在設計時常在拐角處采用抗撕裂結構設計以更好地改善FPC的抗撕裂的性能。
上傳時間： 2013-11-20
上傳用戶：kelimu
