基于FPGA的智能控制器設(shè)計(jì)及測試方法研究
標(biāo)簽： FPGA 智能控制器 方法研究 測試
上傳時(shí)間： 2013-08-08
上傳用戶：aa7821634
文章介紹了系統(tǒng)的硬件電路原理與具體實(shí)現(xiàn)方法，其中主要包括載波恢\r\n復(fù)電路，PN 碼捕獲電路和跟蹤電路，并針對(duì)Xilinx 公司FPGA 的特點(diǎn)，對(duì)各電\r\n路的實(shí)現(xiàn)進(jìn)行優(yōu)化設(shè)計(jì)，在不影響系統(tǒng)穩(wěn)定性和精度的前提下，減少硬件資源\r\n消耗，提高硬件利用率。設(shè)計(jì)利用Verilog 硬件描述語言完成，通過后仿真驗(yàn)證\r\n電路正確性，并給出綜合結(jié)果。
標(biāo)簽： Xilinx FPGA 硬件 電路原理
上傳時(shí)間： 2013-08-09
上傳用戶：qiaoyue
基于FPGA的VGA圖形控制器的實(shí)現(xiàn)方法
標(biāo)簽： FPGA VGA 圖形控制器 實(shí)現(xiàn)方法
上傳時(shí)間： 2013-08-10
上傳用戶：micheal158235
FPGAcpld結(jié)構(gòu)分析 pga的EDA設(shè)計(jì)方法 fpga中的微程序設(shè)計(jì) 復(fù)雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應(yīng)用和實(shí)現(xiàn)數(shù)字邏 一種使用fpga設(shè)計(jì)的DRAM控制器 用cpld器件實(shí)現(xiàn)24位同步計(jì)數(shù)器的設(shè)計(jì)
標(biāo)簽： FPGAcpld fpga EDA 結(jié)構(gòu)分析
上傳用戶：yph853211
介紹了應(yīng)用VHDL技術(shù)設(shè)計(jì)嵌入式全數(shù)字鎖相環(huán)路的方法，詳細(xì)敘述了其工作原理和設(shè)計(jì)思想，并用可編程邏輯器件FPGA實(shí)現(xiàn)。
標(biāo)簽： VHDL 嵌入式 全數(shù)字 鎖相環(huán)路
上傳時(shí)間： 2013-08-11
上傳用戶：yare
介紹了IIR 濾波器的FPGA 實(shí)現(xiàn)方法,給出了 IIR 數(shù)字濾波器的時(shí)序控制、延時(shí)、補(bǔ)碼乘法和累加四個(gè)模塊的設(shè)計(jì)方法,并用VHDL和FPGA 器件實(shí)現(xiàn)了IIR 數(shù)字濾波。
標(biāo)簽： FPGA IIR 濾波器 實(shí)現(xiàn)方法
上傳時(shí)間： 2013-08-12
上傳用戶：tianyi996
采用FPGA通過BT_656接口實(shí)現(xiàn)傳輸4路視頻流的方法
標(biāo)簽： FPGA 656 BT 接口
上傳用戶：壞壞的華仔
xilinx spartan3 FPGA的最準(zhǔn)確權(quán)威的配置方法
標(biāo)簽： spartan3 xilinx FPGA 配置方法
上傳時(shí)間： 2013-08-13
上傳用戶：邶刖
Altera_FPGA管腳弱上拉電阻的軟件設(shè)置方法
標(biāo)簽： Altera_FPGA 管腳 上拉電阻 軟件
上傳用戶：hj_18
用FPGA器件實(shí)現(xiàn)UART核心功能的一種方法.doc
標(biāo)簽： FPGA UART 器件 核心
上傳時(shí)間： 2013-08-14
上傳用戶：1583060504
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
