PCB 設(shè)計(jì)對(duì)于電路設(shè)計(jì)而言越來(lái)越重要。但不少設(shè)計(jì)者往往只注重原理設(shè)計(jì),而對(duì)PCB 板的設(shè)計(jì)布局考慮不多,因此在完成的電路設(shè)計(jì)中常會(huì)出現(xiàn)EMC 問(wèn)題。文中從射頻電路的特性出發(fā),闡述了射頻電路PCB 設(shè)計(jì)中需要注意的一些問(wèn)題。
上傳時(shí)間： 2013-10-24
上傳用戶：jiangxiansheng
介紹了采用protel 99se進(jìn)行射頻電路pcb設(shè)計(jì)的設(shè)計(jì)流程為了保證電路的性能。在進(jìn)行射頻電路pcb設(shè)計(jì)時(shí)應(yīng)考慮電磁兼容性，因而重點(diǎn)討論了元器件的布局與布線原則來(lái)達(dá)到電磁兼容的目的.關(guān)鍵詞 射頻電路 電磁兼容 布局
上傳時(shí)間： 2013-11-14
上傳用戶：竺羽翎2222
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)......... 2 2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時(shí)間： 2013-12-20
上傳用戶：康郎
基于DDS AD9835的高壓射頻信號(hào)源的設(shè)計(jì)
標(biāo)簽： 9835 DDS AD 射頻信號(hào)源
上傳時(shí)間： 2013-10-23
上傳用戶：woshiayin
一直以來(lái)， 電子電路斷路器( E C B ) 都是由一個(gè)MOSFET、一個(gè) MOSFET 控制器和一個(gè)電流檢測(cè)電阻器所組成的。
上傳時(shí)間： 2013-10-18
上傳用戶：qwerasdf
2012TI杯陜西賽題H題，2012TI杯陜西賽題C題--簡(jiǎn)易直流電子負(fù)載。
標(biāo)簽： 2012 TI 直流電子負(fù)載
上傳時(shí)間： 2013-10-17
上傳用戶：wangfei22
設(shè)計(jì)了一種可在CMOS射頻功率放大器中用于功率合成的寬帶變壓器。通過(guò)對(duì)變壓器的并聯(lián)和串聯(lián)兩種功率合成形式進(jìn)行分析與比較，指出了匝數(shù)比、功率單元數(shù)目以及寄生電阻對(duì)變壓器功率合成性能的影響；提出了一種片上變壓器的設(shè)計(jì)方法，即采用多層金屬疊層并聯(lián)以及將功放單元內(nèi)置于變壓器線圈中的方式，解決了在CMOS工藝中設(shè)計(jì)變壓器時(shí)面臨的寄生電阻過(guò)大及有效耦合長(zhǎng)度不足等困難。設(shè)計(jì)的變壓器在2～3 GHz頻段內(nèi)的損耗小于1．35 dB，其功率合成效率高達(dá)76 以上，適合多模多頻段射頻前端的應(yīng)用。
標(biāo)簽： CMOS 射頻功率放大器 變壓器 合成技術(shù)
上傳時(shí)間： 2014-12-24
上傳用戶：ewtrwrtwe
PIC16F876A制作數(shù)控電源(完整C程序+HEX+仿真+電路圖)
上傳時(shí)間： 2014-01-08
上傳用戶：dumplin9
c語(yǔ)言學(xué)習(xí)教程
標(biāo)簽： 51單片機(jī)C語(yǔ)言 教程
上傳時(shí)間： 2014-12-24
上傳用戶：Ants
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
