用電路圖所設(shè)計(jì)的counter 淺顯易懂~~~~
標(biāo)簽： counter
上傳時(shí)間： 2013-12-10
上傳用戶：2467478207
這是一堆verilog的source code.包含許多常用的小電路.還不錯(cuò)用.
標(biāo)簽： verilog source code
上傳時(shí)間： 2015-03-29
上傳用戶：lanwei
最優(yōu)合并問題 給定K個(gè)排好序的序列s1,s2,...,sk,用2 路合并算法將這k個(gè)序列合并成一個(gè)序列。 假設(shè)所采用的2路合并算法合并2個(gè)長度分另為m 和n的序列需要m+n-1次比較。試設(shè)計(jì)一個(gè)算法確定合并這個(gè)序列的最優(yōu)合并順序，使所需的總比較次數(shù)最少。
標(biāo)簽： 合并 序列 算法 sk
上傳時(shí)間： 2014-11-29
上傳用戶：a3318966
完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實(shí)現(xiàn)精簡(jiǎn)電路
標(biāo)簽： convolution transection circular encoder
上傳時(shí)間： 2014-01-20
上傳用戶：waizhang
是一個(gè)用verilog寫成的加法器電路,可把七個(gè)元件加起來
標(biāo)簽： verilog 加法器 元件
上傳時(shí)間： 2014-01-07
上傳用戶：zhangzhenyu
verilog除頻器可用於編碼段運(yùn)用可以穩(wěn)定電路設(shè)計(jì)
標(biāo)簽： verilog
上傳時(shí)間： 2013-12-26
上傳用戶：372825274
S3C44B0-ARM應(yīng)用板(電路+PCB+程序).rar
標(biāo)簽： ARM PCB 44
上傳時(shí)間： 2013-12-27
上傳用戶：cuiyashuo
MCU重置電路及振盪電路應(yīng)用 MCU重置電路及振盪電路應(yīng)用 MCU重置電路及振盪電路應(yīng)用
標(biāo)簽： MCU
上傳時(shí)間： 2013-12-17
上傳用戶：wfl_yy
用於相位法激光測(cè)距的電路系統(tǒng)設(shè)計(jì)----
標(biāo)簽： 相位法 激光 系統(tǒng)
上傳時(shí)間： 2017-04-21
上傳用戶：dave520l
主機(jī)板電路圖 有需要 可以看看囉 有點(diǎn)舊 但是很實(shí)用唷~~
標(biāo)簽：
上傳時(shí)間： 2017-06-30
上傳用戶：dsgkjgkjg
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
