亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

對(duì)比分析

  • 應(yīng)用EDA 技術(shù)仿真電子線路分析

    應(yīng)用EDA 技術(shù)仿真電子線路分析 摘 要 介紹了電子電路仿真軟件Elect ronicsWo rkbench 在EDA 中的應(yīng)用, 給出了仿真實(shí)

    標(biāo)簽: EDA 仿真 電子線路

    上傳時(shí)間: 2013-07-27

    上傳用戶:變形金剛

  • 超寬帶脈沖與MB-OFDM物理層的FPGA實(shí)現(xiàn)

    現(xiàn)代通信系統(tǒng)對(duì)帶寬和數(shù)據(jù)速率的要求越來(lái)越高,超寬帶(ultra-wideband,UWB)通信以其傳輸速率高、空間容量大、成本低、功耗低的優(yōu)點(diǎn),成為解決企業(yè)、家庭、公共場(chǎng)所等高速因特網(wǎng)接入的需求與越來(lái)越擁擠的頻率資源分配之間的矛盾的技術(shù)手段。 論文主要圍繞兩方面展開(kāi)分析:一是介紹用于UWB無(wú)載波脈沖調(diào)制及直接序列碼分多址調(diào)制(DS-CDMA)的新型脈沖,即Hermite正交脈沖,并且分析了這種構(gòu)建UWB多元通信和多用戶通信的系統(tǒng)性能。二是分析了UWB的多帶頻分復(fù)用物理層提案(MBOA)的調(diào)制技術(shù),并在FPGA上實(shí)現(xiàn)了調(diào)制模塊。正交Hermite脈沖集被提出用于UWB的M元雙正交調(diào)制系統(tǒng),獲得高數(shù)據(jù)速率。調(diào)整脈沖的脈寬因子和中心頻率能使脈沖滿足FCC的頻譜要求。M元雙正交調(diào)制的接收機(jī)需要M/2個(gè)相關(guān)器,遠(yuǎn)比M元正交調(diào)制所需的相關(guān)器數(shù)量少。誤碼率一定時(shí),維數(shù)M的增加可獲得高的比特率和低的信噪比。雖然高階的Hermite脈沖易受抖動(dòng)時(shí)延的影響,但當(dāng)抖動(dòng)時(shí)延范圍小于0.02ns時(shí),其影響較為不明顯。本文認(rèn)為1~8階的Hermite脈沖皆可用,可構(gòu)成16元雙正交系統(tǒng)。 正交Hermite脈沖集也可以構(gòu)造UWB多用戶系統(tǒng)。各用戶的信息用不同的Hermite脈沖同時(shí)傳輸,其多用戶的誤比特率上限低于高斯單脈沖構(gòu)成的PPM多用戶系統(tǒng)的誤比特率,所以其系統(tǒng)性能更優(yōu)。正交Hermite脈沖還可以用于UWB的DS-CDMA調(diào)制,在8個(gè)脈沖可用的情況下,最多可容64個(gè)用戶同時(shí)通信。 基于MBOA提出的UWB物理層協(xié)議,本文用Verilog硬件語(yǔ)言實(shí)現(xiàn)了調(diào)制與解調(diào)結(jié)構(gòu),并用Modelsim做了時(shí)序驗(yàn)證。用Verilog編程實(shí)現(xiàn)的輸出數(shù)據(jù)與Matlab生成的UWB建模的輸出結(jié)果一致。為了達(dá)到UWBMB-OFDM系統(tǒng)的FFT處理器的要求,一個(gè)混和基多通道流水線的FFT算法結(jié)構(gòu)被提出。其有效的實(shí)現(xiàn)方法也被提出。這種結(jié)構(gòu)采用多通道以獲得高的數(shù)據(jù)吞吐量。此外,它用于存儲(chǔ)和復(fù)數(shù)乘法器的硬件損耗相比其他的FFT處理器是最少的。高基的FFT蝶算減少了復(fù)數(shù)乘法器的數(shù)量。在132MHz的工作頻率下,整個(gè)128點(diǎn)FFT變換在此結(jié)構(gòu)模式下只需要242.4ns,滿足了MBOA的要求。

    標(biāo)簽: MB-OFDM FPGA 超寬帶 脈沖

    上傳時(shí)間: 2013-07-29

    上傳用戶:TI初學(xué)者

  • 雙信號(hào)快速測(cè)頻技術(shù)及FPGA實(shí)現(xiàn)

    建立在數(shù)據(jù)率轉(zhuǎn)換技術(shù)之上的寬帶數(shù)字偵察接收機(jī)要求能夠?qū)崿F(xiàn)高截獲概率、高靈敏度、近乎實(shí)時(shí)的信號(hào)處理能力。雙信號(hào)數(shù)據(jù)率轉(zhuǎn)換技術(shù)是寬帶數(shù)字偵察接收機(jī)關(guān)鍵技術(shù)之一,是解決寬帶數(shù)字接收機(jī)中前端高速ADC采樣的高速數(shù)據(jù)流與后端DSP處理速度之間瓶頸問(wèn)題的可行方案。測(cè)頻技術(shù)以及帶通濾波,即寬帶數(shù)字下變頻技術(shù),是實(shí)現(xiàn)數(shù)據(jù)率轉(zhuǎn)換系統(tǒng)的關(guān)鍵技術(shù)。本文首先介紹了寬帶數(shù)字偵察接收關(guān)鍵技術(shù)之一的數(shù)據(jù)率轉(zhuǎn)換技術(shù),著重研究了快速、高精度雙信號(hào)測(cè)頻算法以及實(shí)驗(yàn)系統(tǒng)硬件實(shí)現(xiàn)。論文主要工作如下: (1)分析了現(xiàn)代電子偵察環(huán)境下的信號(hào)特征,指出寬帶數(shù)字接收機(jī)必須滿足寬監(jiān)視帶寬、流水作業(yè)以及近實(shí)時(shí)的響應(yīng)時(shí)間。給出了一種頻率引導(dǎo)式的數(shù)字接收機(jī)方案,簡(jiǎn)要介紹這種接收機(jī)的關(guān)鍵技術(shù)——快速、高精度頻率估計(jì)以及高效的數(shù)據(jù)率轉(zhuǎn)換。 (2)介紹了FFT技術(shù)在測(cè)頻算法中的應(yīng)用,比較了FFT專(zhuān)用芯片及其優(yōu)點(diǎn)和缺點(diǎn),指出為了滿足實(shí)時(shí)處理要求,必須選用FPGA設(shè)計(jì)FFT模塊。 (3)在分析常規(guī)的插值算法基礎(chǔ)上,提出了一種單信號(hào)的快速插值頻率估計(jì)方法,只需三個(gè)FFT變換系數(shù)的實(shí)部構(gòu)造頻率修正項(xiàng),計(jì)算量低。該方法具有精度高、測(cè)頻速率快的特點(diǎn)。 (4)基于DFT理論和自相關(guān)理論,提出了結(jié)合FFT和自相關(guān)的雙信號(hào)頻率估計(jì)算法。該方法先用DFT估計(jì)其中一個(gè)信號(hào)的頻率和幅度,以此頻率對(duì)信號(hào)解調(diào)并對(duì)消該頻率成分,最后利用自相關(guān)理論估計(jì)出另一個(gè)信號(hào)的頻率。 (5)基于DFT理論和FFT技術(shù),研究了信號(hào)平方與FFT結(jié)合的雙信號(hào)頻率估計(jì)算法。根據(jù)信號(hào)中兩頻率分量的幅度比,只需一次一維平方信號(hào)譜峰搜索,就可以得到雙信號(hào)的和頻與差頻分量的估計(jì)值,并利用插值技術(shù)提高測(cè)頻精度。該算法能夠精確地估計(jì)頻率間隔小的雙信號(hào)頻率,且容易地?cái)U(kuò)展到復(fù)信號(hào),F(xiàn)PGA硬件實(shí)現(xiàn)容易。 (6)基于現(xiàn)代譜分析理論,研究了基于AR(2)模型的雙信號(hào)頻率估計(jì)算法。方法在利用AR(2)模型系數(shù)估計(jì)雙正弦信號(hào)頻率之和的同時(shí),利用FFT快速測(cè)頻算法估計(jì)其中強(qiáng)信號(hào)分量的頻率值。算法仿真驗(yàn)證和性能分析表明了提出的算法能快速高精度地估計(jì)雙信號(hào)頻率。 (7)給出了基于頻譜重心算法的雷達(dá)雙信號(hào)頻率估計(jì)的FPGA硬件實(shí)現(xiàn)架構(gòu),并進(jìn)行了時(shí)序仿真。 (8)討論了雙信號(hào)帶寬匹配接收系統(tǒng)的硬件設(shè)計(jì)方案,給出了快速測(cè)頻及帶寬估計(jì)模塊設(shè)計(jì)。

    標(biāo)簽: FPGA 信號(hào) 測(cè)頻

    上傳時(shí)間: 2013-06-02

    上傳用戶:youke111

  • 數(shù)字式π/4-DQPSK調(diào)制解調(diào)研究與FPGA實(shí)現(xiàn)

      數(shù)字式π/4-DQPSK是一種線性窄帶調(diào)制技術(shù),具有頻譜利用率高、頻譜特性好、抗衰落性能強(qiáng)、可用非相干解調(diào)等突出特點(diǎn)。在移動(dòng)通信、衛(wèi)星通信中得到廣泛應(yīng)用?! ”疚慕榻B了π/4-DQPSK調(diào)制解調(diào)的基本原理和各個(gè)模塊的設(shè)計(jì)實(shí)現(xiàn);完成了調(diào)制解調(diào)算法的Matlab仿真設(shè)計(jì);采用VHDL硬件描述語(yǔ)言在Xilinx公司的ISE5.2開(kāi)發(fā)環(huán)境下設(shè)計(jì)實(shí)現(xiàn)各個(gè)模塊,通過(guò)了時(shí)序仿真,實(shí)現(xiàn)了正確解調(diào);分析了在實(shí)現(xiàn)過(guò)程中,采用1bit差分檢測(cè)了誤碼率。文章由推出的誤碼率表達(dá)式得到靜態(tài)高斯噪聲下,信噪比為16dB時(shí)誤碼率可達(dá)10-8。用Protel99SE進(jìn)行PCB板設(shè)計(jì),完成程序下載進(jìn)FPGA芯片以及電路調(diào)試,其輸入符號(hào)速率200kbps,調(diào)制中頻455kHz。測(cè)試結(jié)果驗(yàn)證了程序的正確,實(shí)現(xiàn)了π/4-DQPSK調(diào)制解調(diào)系統(tǒng)完成預(yù)定的目標(biāo)?! ?/p>

    標(biāo)簽: DQPSK FPGA 數(shù)字式 調(diào)制解調(diào)

    上傳時(shí)間: 2013-04-24

    上傳用戶:June

  • FPGA在相位激光測(cè)距信號(hào)處理技術(shù)中的應(yīng)用

    本文簡(jiǎn)單介紹了脈沖式激光測(cè)距原理、相位式激光測(cè)距的原理及相位測(cè)量技術(shù)。根據(jù)課題的要求,給出了電路系統(tǒng)設(shè)計(jì)方案,選擇了合適測(cè)相系統(tǒng)電路參數(shù),分析了調(diào)制波的噪聲對(duì)系統(tǒng)的影響,計(jì)算出能滿足系統(tǒng)精度要求的最低信噪比,對(duì)偶然誤差、信號(hào)變化幅度大小、零點(diǎn)漂移和電路的相位延遲等原因引起的測(cè)量誤差,提出了具體的解決措施,這些措施提高了數(shù)字檢相電路的測(cè)相精度和穩(wěn)定性?! 「鶕?jù)電路系統(tǒng)設(shè)計(jì)方案,著重對(duì)混頻電路、整形電路和自動(dòng)數(shù)字檢相電路進(jìn)行了較為深入的分析與討論,其中自動(dòng)數(shù)字檢相電路采用大規(guī)??删幊踢壿嬈骷﨔PGA實(shí)現(xiàn)?! ∥闹惺鰯⒘死肍PGA實(shí)現(xiàn)自動(dòng)數(shù)字檢相的原理及方法步驟,分析了FPGA實(shí)現(xiàn)鑒相功能的可靠性。根據(jù)設(shè)計(jì)要求,選擇合適的FPGA邏輯器件和配置器件,使用QuartusⅡ軟件開(kāi)發(fā)可編程邏輯器件及VHDL編程,給出了用QuartusⅡ軟件進(jìn)行數(shù)字檢相測(cè)量的系統(tǒng)仿真結(jié)果和混頻電路、比較電路、數(shù)字檢相電路的實(shí)驗(yàn)結(jié)果,對(duì)在沒(méi)有零角度位置標(biāo)志信號(hào)和沒(méi)有允許計(jì)數(shù)標(biāo)志信號(hào)條件下的實(shí)驗(yàn)結(jié)果的精度進(jìn)行了分析。根據(jù)誤差結(jié)果分析,提出了下一步研究改進(jìn)的措施和思路。  

    標(biāo)簽: FPGA 相位 激光測(cè)距 信號(hào)處理技術(shù)

    上傳時(shí)間: 2013-04-24

    上傳用戶:yare

  • 基于FPGA的頻率特性測(cè)試儀的研制

    頻率特性測(cè)試儀(簡(jiǎn)稱(chēng)掃頻儀)是一種測(cè)試電路頻率特性的儀器,它廣泛應(yīng)用于無(wú)線電、電視、雷達(dá)及通信等領(lǐng)域,為分析和改善電路的性能提供了便利的手段。而傳統(tǒng)的掃頻儀由多個(gè)模塊構(gòu)成,電路復(fù)雜,體積龐大,而且在高頻測(cè)量中,大量的分立元件易受溫度變化和電磁干擾的影響。為此,本文提出了集成化設(shè)計(jì)的方法,針對(duì)可編程邏輯器件的特點(diǎn),對(duì)硬件實(shí)現(xiàn)方法進(jìn)行了探索。 本文對(duì)三大關(guān)鍵技術(shù)進(jìn)行了深入研究: 第一,由掃頻信號(hào)發(fā)生器的設(shè)計(jì)出發(fā),對(duì)直接數(shù)字頻率合成技術(shù)(DDS)進(jìn)行了系統(tǒng)的理論研究,并改進(jìn)了ROM壓縮方法,在提高壓縮比的同時(shí),改進(jìn)了DDS系統(tǒng)的雜散度,并且利用該方法實(shí)現(xiàn)了幅度和相位可調(diào)制的DDS系統(tǒng)-掃頻信號(hào)發(fā)生器。 第二,為了提高系統(tǒng)時(shí)鐘的工作頻率,對(duì)流水線算法進(jìn)行了深入的研究,并針對(duì)累加器的特點(diǎn),進(jìn)行了一系列的改進(jìn),使系統(tǒng)能在100MHz的頻率下正常工作。 第三,從系統(tǒng)頻率特性測(cè)試的理論出發(fā),研究如何在FPGA中提高多位數(shù)學(xué)運(yùn)算的速度,從而提出了一種實(shí)現(xiàn)多位BCD碼除法運(yùn)算的方法—高速串行BCD碼除法;隨后,又將流水線技術(shù)應(yīng)用于該算法,對(duì)該方法進(jìn)行改進(jìn),完成了基于流水線技術(shù)的BCD碼除法運(yùn)算的設(shè)計(jì),并用此方法實(shí)現(xiàn)了頻率特性的測(cè)試。 在研究以上理論方法的基礎(chǔ)上,以大規(guī)模可編程邏輯器件EP1K100QC208和微處理器89C52為實(shí)現(xiàn)載體,提出了基于單片機(jī)和FPGA體系結(jié)構(gòu)的集成化設(shè)計(jì)方案;以VerilogHDL為設(shè)計(jì)語(yǔ)言,實(shí)現(xiàn)了頻率特性測(cè)試儀主要部分的設(shè)計(jì)。該頻率特性測(cè)試儀完成掃頻信號(hào)的輸出和頻率特性的測(cè)試兩大主要任務(wù),而掃頻信號(hào)源和頻率特性測(cè)試這兩大主要模塊可集成在一片可編程邏輯器件中,充分體現(xiàn)了可編程邏輯器件的優(yōu)勢(shì)。 本文首先對(duì)相關(guān)的概念理論進(jìn)行了介紹,包括DDS原理、流水線技術(shù)等,進(jìn)而提出了系統(tǒng)的總體設(shè)計(jì)方案,包括設(shè)計(jì)工具、語(yǔ)言和實(shí)現(xiàn)載體的選擇,而后,簡(jiǎn)要介紹了微處理器電路和外圍電路,最后,較為詳細(xì)地闡述了兩個(gè)主要模塊的設(shè)計(jì),并給出了實(shí)現(xiàn)方式。

    標(biāo)簽: FPGA 頻率特性 測(cè)試 儀的研制

    上傳時(shí)間: 2013-06-08

    上傳用戶:xiangwuy

  • 基于FPGA的高速高階FIR濾波器設(shè)計(jì)

      隨著雷達(dá)、圖像、通信等領(lǐng)域?qū)π盘?hào)高速處理的要求,研究人員正尋求高速的數(shù)字信號(hào)處理算法,以滿足這種高速地處理數(shù)據(jù)的需要。常用的高速實(shí)時(shí)數(shù)字信號(hào)處理的器件有ASIC、可編程的數(shù)字信號(hào)處理芯片、FPGA,等等?! ”疚难芯苛藭r(shí)域FPGA上實(shí)現(xiàn)高速高階FIR數(shù)字濾波器結(jié)構(gòu),并實(shí)現(xiàn)了高壓縮比的LFM脈沖信號(hào)的匹配濾波。文章根據(jù)FIR數(shù)字濾波器理論,分析比較實(shí)現(xiàn)了FIR濾波器的方法;使用并行分布式算法,在Xilinx的VirtexⅡFPGA系列芯片上設(shè)計(jì)了高速高階FIR濾波器。并詳細(xì)進(jìn)行了分析;設(shè)計(jì)出了一個(gè)256階的線性調(diào)頻脈沖壓縮信號(hào)的匹配濾波器設(shè)計(jì)實(shí)例,并用ModelSim軟件進(jìn)行了仿真。

    標(biāo)簽: FPGA FIR 濾波器設(shè)計(jì)

    上傳時(shí)間: 2013-07-18

    上傳用戶:yt1993410

  • 基于DSP和FPGA的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人控制器的研制

    在機(jī)器人學(xué)的研究領(lǐng)域中,如何有效地提高機(jī)器人控制系統(tǒng)的控制性能始終是研究學(xué)者十分關(guān)注的一個(gè)重要內(nèi)容。在分析了工業(yè)機(jī)器人的發(fā)展歷程和機(jī)器人控制系統(tǒng)的研究現(xiàn)狀后,本論文的主要目標(biāo)是針對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人特有的機(jī)械結(jié)構(gòu)和數(shù)學(xué)模型,建立一個(gè)新型全數(shù)字的基于DSP和FPGA的機(jī)器人位置伺服控制系統(tǒng)的軟、硬件平臺(tái),實(shí)現(xiàn)對(duì)四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的精確控制。 本論文從實(shí)際情況出發(fā),首先分析了所研究的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人的本體結(jié)構(gòu),并對(duì)其抽象簡(jiǎn)化得到了它的運(yùn)動(dòng)學(xué)數(shù)學(xué)模型。在明確了實(shí)現(xiàn)機(jī)器人精確位置伺服控制的控制原理后,我們對(duì)機(jī)器人控制系統(tǒng)的諸多可行性方案進(jìn)行了充分論證,并最終決定采用了三級(jí)CPU控制的控制體系結(jié)構(gòu):第一級(jí)CPU為上位計(jì)算機(jī),它實(shí)現(xiàn)對(duì)機(jī)器人的系統(tǒng)管理、協(xié)調(diào)控制以及完成機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算;第二級(jí)CPU為高性能的DSP處理器,它輔之以具有高速并行處理能力的FPGA芯片,實(shí)現(xiàn)了對(duì)機(jī)器人多個(gè)關(guān)節(jié)的高速并行驅(qū)動(dòng);第三級(jí)CPU為交流伺服驅(qū)動(dòng)處理器,它實(shí)現(xiàn)了機(jī)器人關(guān)節(jié)伺服電機(jī)的精確三閉環(huán)誤差驅(qū)動(dòng)控制,以及電機(jī)的故障診斷和自動(dòng)保護(hù)等功能。此外,我們采用比普通UART速度快得多的USB來(lái)實(shí)現(xiàn)上位計(jì)算機(jī).與下位控制器之間的數(shù)據(jù)通信,這樣既保證了兩者之間連接方便,又有效的提高了控制系統(tǒng)的通信速度和可靠性。 機(jī)器人系統(tǒng)的軟件設(shè)計(jì)包括兩個(gè)部分:一是采用VC++實(shí)現(xiàn)的上位監(jiān)控軟件系統(tǒng),它主要負(fù)責(zé)機(jī)器人實(shí)時(shí)軌跡規(guī)劃等控制算法的運(yùn)算,同時(shí)完成用戶與機(jī)器人系統(tǒng)之間的信息交互;二是采用C語(yǔ)言實(shí)現(xiàn)的下位DSP控制程序,它主要負(fù)責(zé)接收上位監(jiān)控系統(tǒng)或者下位控制箱發(fā)送的控制信號(hào),實(shí)現(xiàn)對(duì)機(jī)器人的實(shí)時(shí)驅(qū)動(dòng),同時(shí)還能夠?qū)崟r(shí)的向上位監(jiān)控系統(tǒng)或者下位控制箱反饋機(jī)器人的當(dāng)前狀態(tài)信息。 研究開(kāi)發(fā)出來(lái)的四關(guān)節(jié)實(shí)驗(yàn)室機(jī)器人控制器具有控制實(shí)時(shí)性好、定位精度高、運(yùn)行穩(wěn)定可靠的特點(diǎn),它允許用戶通過(guò)上位控制計(jì)算機(jī)實(shí)現(xiàn)對(duì)機(jī)器人的各種設(shè)定作業(yè)的控制,也可以讓用戶通過(guò)機(jī)器人控制箱現(xiàn)場(chǎng)對(duì)機(jī)器人進(jìn)行回零、示教等各項(xiàng)操作。

    標(biāo)簽: FPGA DSP 實(shí)驗(yàn)室 機(jī)器人控制器

    上傳時(shí)間: 2013-06-11

    上傳用戶:edisonfather

  • 無(wú)線擴(kuò)頻集成電路開(kāi)發(fā)中信道編解碼技術(shù)研究與FPGA實(shí)現(xiàn)

    本論文主要對(duì)無(wú)線擴(kuò)頻集成電路設(shè)計(jì)中的信道編解碼算法進(jìn)行研究并對(duì)其FPGA實(shí)現(xiàn)思路和方法進(jìn)行相關(guān)研究。 近年來(lái)無(wú)線局域網(wǎng)IEEE802.11b標(biāo)準(zhǔn)建議物理層采用無(wú)線擴(kuò)頻技術(shù),所以開(kāi)發(fā)一套擴(kuò)頻通信芯片具有重大的現(xiàn)實(shí)意義。無(wú)線擴(kuò)頻通信系統(tǒng)與常規(guī)通信相比,具有很強(qiáng)的抗干擾能力,并具有信息蔭蔽、多址保密通信等特點(diǎn)。無(wú)線信道的特性較復(fù)雜,因此在無(wú)線擴(kuò)頻集成電路設(shè)計(jì)中,加入信道編碼是提高芯片穩(wěn)定性的重要方法。 在了解擴(kuò)頻通信基本原理的基礎(chǔ)上,本文提出了“串聯(lián)級(jí)聯(lián)碼+兩次交織”的信道編碼方案。串聯(lián)的級(jí)聯(lián)碼由外碼——(15,9,4)里德-所羅門(mén)(Reed-Solomon)碼,和內(nèi)碼-(2,1,3)卷積碼構(gòu)成,交織則采用交織深度為4的塊交織。重點(diǎn)對(duì)RS碼的時(shí)域迭代譯碼算法和卷積碼的維特比譯碼算法進(jìn)行了詳細(xì)的討論,并完成信道編譯碼方案的性能仿真及用FPGA實(shí)現(xiàn)的方法。 計(jì)算機(jī)仿真的結(jié)果表明,采用此信道編碼方案可以較好的改善現(xiàn)有仿真系統(tǒng)的誤符號(hào)率。 本論文的內(nèi)容安排如下:第一章介紹了無(wú)線擴(kuò)頻通信技術(shù)的發(fā)展?fàn)顟B(tài)以及國(guó)內(nèi)外開(kāi)發(fā)擴(kuò)頻通信芯片的現(xiàn)狀,并給出了本論文的研究?jī)?nèi)容和安排。第二章主要介紹了擴(kuò)頻通信的基本原理,主要包括擴(kuò)頻通信的定義、理論基礎(chǔ)和分類(lèi),直接序列擴(kuò)頻通信方式的數(shù)學(xué)模型。第三章介紹了基本的信道編碼原理,信道編碼的分類(lèi)和各自的特點(diǎn)。第四章給出了本課題選擇的信道編碼方案——“串聯(lián)級(jí)聯(lián)碼+兩次交織”,詳細(xì)討論了方案中里德-所羅門(mén)(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實(shí)際參數(shù)。第五章對(duì)第四章提出的編碼方案進(jìn)行了性能仿真。第六章結(jié)合項(xiàng)目實(shí)際,討論了FPGA開(kāi)發(fā)基帶擴(kuò)頻通信系統(tǒng)的設(shè)計(jì)思路和方法。首先對(duì)FPGA開(kāi)發(fā)流程以及實(shí)際開(kāi)發(fā)的工具進(jìn)行了簡(jiǎn)要的介紹,然后給出了擴(kuò)頻通信系統(tǒng)的總體設(shè)計(jì)。對(duì)發(fā)射和接收子系統(tǒng)中信道編碼、解碼等相關(guān)功能模塊的實(shí)現(xiàn)原理和方法進(jìn)行分析。第七章對(duì)論文的工作進(jìn)行總結(jié)。

    標(biāo)簽: FPGA 無(wú)線擴(kuò)頻 信道編解 技術(shù)研究

    上傳時(shí)間: 2013-07-07

    上傳用戶:時(shí)代電子小智

  • OFDM系統(tǒng)中信道編碼的FPGA實(shí)現(xiàn)及降低峰均比的研究

    低壓電力線通信(PLC)具有網(wǎng)絡(luò)分布廣、無(wú)需重新布線和維護(hù)方便等優(yōu)點(diǎn)。近年來(lái),低壓電力線通信被看成是解決信息高速公路“最后一英里”問(wèn)題的一種方案,在國(guó)內(nèi)外掀起了一個(gè)新的研究熱潮。電力線信道中不僅存在多徑干擾和子信道衰落,而且還存在開(kāi)關(guān)噪聲和窄帶噪聲,因此在電力線通信系統(tǒng)中,信道編碼是不可或缺的重要組成部分。 本文著重研究了在FPGA上實(shí)現(xiàn)OFDM系統(tǒng)中的信道編解碼方案。其中編碼端由卷積碼編碼器和交織器組成,解碼端由Viterbi譯碼器和解交織器組成,同時(shí)為了與PC機(jī)進(jìn)行通信,還在FPGA上做了一個(gè)RS232串行接口模塊,以上所有的模塊均采用硬件描述語(yǔ)言VerilogHDL編寫(xiě)。另外,峰值平均功率比(PAR)較大是OFDM系統(tǒng)所面臨的一個(gè)重要問(wèn)題,必須要考慮如何降低大峰值功率信號(hào)出現(xiàn)的概率。本文重點(diǎn)研究了三種降低PAR的方法:即信號(hào)預(yù)畸變技術(shù)、信號(hào)非畸變技術(shù)和編碼技術(shù)。這三種方法各有優(yōu)缺點(diǎn),但是迄今為止還沒(méi)有一種好方法能夠徹底地解決OFDM系統(tǒng)中較高PAR的弊病。本論文內(nèi)容安排如下:第一章介紹了課題的背景,可編程器件和OFDM技術(shù)的發(fā)展歷程。第二章詳細(xì)介紹了OFDM的原理以及實(shí)現(xiàn)OFDM所采用的一些技術(shù)細(xì)節(jié)。第三章詳細(xì)介紹了本課題中信道編碼的方案,包括信道編碼的基本原理,組成結(jié)構(gòu)以及方案中采用的卷積碼和交織的原理及設(shè)計(jì)。第四章詳細(xì)討論了編碼方案如何在FPGA上實(shí)現(xiàn),包括可編程邏輯器件FPGA/CPLD的結(jié)構(gòu)特點(diǎn),開(kāi)發(fā)流程,以及串口通信接口、編解碼器的FPGA設(shè)計(jì)。第五章詳細(xì)介紹了如何降低OFDM系統(tǒng)中的峰值平均功率比。最后,在第六章總結(jié)全文,并對(duì)課題中需要進(jìn)一步完善的方面進(jìn)行了探討。

    標(biāo)簽: OFDM FPGA 信道編碼

    上傳時(shí)間: 2013-04-24

    上傳用戶:520

主站蜘蛛池模板: 井冈山市| 布尔津县| 武夷山市| 阳东县| 凤凰县| 安国市| 湘潭县| 卓尼县| 科技| 元江| 沛县| 正定县| 黔西县| 烟台市| 澄江县| 宝山区| 丰都县| 兰州市| 宜都市| 金川县| 金坛市| 九江市| 青神县| 洪雅县| 襄城县| 舟山市| 赣州市| 新平| 班玛县| 天等县| 长乐市| 万盛区| 屯留县| 芷江| 郓城县| 昌图县| 响水县| 临湘市| 汨罗市| 襄樊市| 信宜市|