隨著信息技術的發展和數字化產品的普及以及Intemet廣泛深入的應用，從消費電器到工業設備，從民用產品到軍用器材，嵌入式系統己被廣泛的應用到網絡、手持通信設備、消費電子和自動化控制等各個領域。嵌入式系統的廣泛應用和發展潛力使其成為21世紀的應用熱點之一。為了學習、研究和使用嵌入式技術，國內許多高校都在開展或計劃開展嵌入式系統教學。因此，研制基于ARM的嵌入式系統教學實驗系統已迫在眉睫。 本文在分析了各種嵌入式教學實驗系統功能的基礎上，提出并研究設計了一款基于ARM的嵌入式系統教學實驗系統。本文概括地闡述了嵌入式系統的概念、設計流程、發展趨勢，分析了嵌入式系統教學開展的必要性。根據實驗系統的需求分析、功能規劃和教學內容安排，設計了一個基于ARM的嵌入式系統教學實驗系統的硬件平臺，詳細論述了硬件平臺的設計及實現過程，同時給出了電路原理圖。研究了嵌入式操作系統的啟動和移植，包括嵌入式操作系統的選型、系統引導程序Bootloader的設計與實現、嵌入式操作系統uCLinux內核的移植。以嵌入式網絡為應用背景，分析了嵌入式Boa服務器的程序結構，修改并實現了嵌入式Boa服務器。在Boa服務器的基礎上，設計并實現了遠程控制嵌入式系統I/O端口的應用程序，實現了通過瀏覽器控制A/D轉換器進行模擬信號采集并獲得采樣數據的功能。 實驗結果表明，所設計的基于ARM的嵌入式系統教學實驗系統達到了預期的設計目標，能夠滿足嵌入式系統教學實驗的要求。
上傳時間： 2013-05-23
上傳用戶：shenglei_353
電極壓力是電阻點焊的主要參數之一，電極壓力的恒定性、可調性對于保證焊點的質量是非常重要的，但是，目前生產中普遍使用的氣動焊槍，不具備調節電極壓力的功能。本文的目的就是研制一種新型的伺服驅動的懸掛式點焊槍，該焊槍能夠在焊接的過程中對電極壓力進行實時的調節，從而實現復雜的焊接循環，提高焊接質量。 焊槍采用伺服電機作為動力裝置，以滾珠絲杠為主要傳動機構，結構簡單緊湊，運動平穩靈活。壓力控制系統采用32位的ARM微處理器作為核心，與采用傳統的單片機相比，系統的工作頻率大幅提高，硬件功能更加強大，更適合電極壓力的實時控制。此外，在系統中移植了uC/OS-Ⅱ實時操作系統，并在此基礎上構建了一個分層次的、多任務的、消息機制的軟件系統，充分發揮了ARM的性能，提高了系統的穩定性和實時性。 利用伺服焊槍進行了焊接試驗，在焊接過程中，伺服電機工作在力矩模式下，采用開環的控制方式，利用電壓信號控制電極的壓力和速度，通過驅動器的反饋信號檢測電極的壓力和位置，使用I/O口控制焊接電源。 實驗結果證明，本課題研制的伺服焊槍的機械裝置的精度和響應速度均能夠滿足焊接的需要，而且可以實現快速漸進，低速爬行，電極輕接觸，快速預壓等功能，有助于延長電極壽命和提高焊接效率。而且，使用伺服焊槍進行了低碳鋼焊接試驗，采用馬鞍形的加壓方式，與恒定壓力條件相比，焊接中飛濺大幅減少，焊點強度和塑性增加，焊接質量有明顯提高。
上傳時間： 2013-04-24
上傳用戶：yan2267246
I/O并行口直接驅動LED顯示1. 實驗任務 如圖13所示，利用AT89S51單片機的P0端口的P0.0－P0.7連接到一個共陰數碼管的a－h的筆段上，數碼管的公共端接地。在數碼
上傳時間： 2013-06-15
上傳用戶：kytqcool
雙基地合成孔徑雷達(簡稱雙基地SAR或Bistatic SAR)是一種新的成像雷達，也是當今SAR技術的一個發展方向，在軍用及民用領域都具有良好的應用前景，近年來成為研究的熱點。本文則側重于研究雙基地SAR的距離一多普勒(R-D)成像算法的實現。 在雙基地SAR系統及成像算法的研究方面，推導了雙基地SAR的系統分辨特性及雷達方程，分析了主要系統參數之間的約束關系。針對正側視機載雙基地SAR系統，本文對距離一多普勒算法進行了推廣。最后得到點目標的仿真結果。 在成像算法的FPGA實現上，在System Generator環境下對算法進行定點仿真。完成距離一多普勒成像算法的硬件實現，其中包括了FFT快速傅立葉變換、硬件乘法器、：Rocket I/O接口設計、DCM數字時鐘管理等主要部分。針對硬件實現的特點，對算法的部分運算進行了簡化。 為了對算法實現進行驗證，設計開發了該算法的硬件測試平臺。主要基于ML310評估板上XC2VP30芯片中嵌入的Power PC 405，完成其硬件部分的設計，主要包括了Aurora協議接口、RS-232串行接口、DDR RAM接口以及其它如中斷、時鐘等部分。
上傳時間： 2013-07-26
上傳用戶：是王洪文
隨著現代雷達技術的不斷發展,電子偵察設備面臨電磁環境日益復雜多變,發展寬帶化、數字化、多功能、軟件化的電子偵察設備已是一項重要的任務.然而,目前的寬帶A/D與后續DSP之間的工作速率總有一到兩個數量級的差別,二者之間的瓶頸成為電子偵察系統數字化的最大障礙.通信領域軟件無線電的成功應用為電子偵察系統的發展提供了一種理想模式.另一方面,微電子技術的快速發展,以及FPGA的廣泛應用,在很大程度上影響了數字電路的設計與開發.這也為解決高速A/D與DSP處理能力之間的矛盾提供了一種有效的解決方法.為了解決寬帶A/D與后續DSP之間的瓶頸問題,本文給出了一種基于多相濾波的寬帶數字下變頻結構,并從軟件無線電原理出發,從理論推導和計算機仿真兩方面對該結構進行了驗證,并進一步給出該結構改進方案以及改進的多相濾波數字下變頻結構的硬件實現方法.本文將多相濾波下變頻的并行結構應用到數字下變頻電路中,并在后繼的混頻模塊中也采用并行混頻的方式來實現,不僅在一定程度上解決了二者之間的瓶頸問題,同時也大大提高了實時處理速度.經過多相濾波下變頻處理后的數據,在速率和數據量上都有大幅減少,達到了現有通用DSP器件處理能力的要求.另外,本人還用FPGA設計了實驗電路,利用微機串口,與實驗目標板進行控制和數據交換.利用FPGA的在線編程特性,可以方便靈活的對各種實現方法加以驗證和比較.
上傳時間： 2013-04-24
上傳用戶：moerwang
目錄 第1章 概述 1.1 采用C語言提高編制單片機應用程序的效率 1.2 C語言具有突出的優點 1.3 AvR單片機簡介 1.4 AvR單片機的C編譯器簡介 第2章 學習AVR單片機C程序設計所用的軟件及實驗器材介紹 2.1 IAR Enlbedded Workbench IDE C語言編譯器 2.2 AVR Studio集成開發環境 2.3 PonyProg2000下載軟件及SL—ISP下載軟件 2.4 AVR DEM0單片機綜合實驗板 2.5 AvR單片機JTAG仿真器 2.6 并口下載器 2.7 通用型多功能USB編程器 第3章 AvR單片機開發軟件的安裝及第一個入門程序 3.1 安裝IAR for AVR 4.30集成開發環境 3.2 安裝AVR Studio集成開發環境 3.3 安裝PonyProg2000下載軟件 3.4 安裝SLISP下載軟件 3.5 AvR單片機開發過程 3.6 第一個AVR入門程序 第4章 AVR單片機的主要特性及基本結構 4.1 ATMEGA16(L)單片機的產品特性 4.2 ATMEGA16(L)單片機的基本組成及引腳配置 4.3 AvR單片機的CPU內核 4.4 AvR的存儲器 4.5 系統時鐘及時鐘選項 4.6 電源管理及睡眠模式 4.7 系統控制和復位 4.8 中斷 第5章 C語言基礎知識 5.1 C語言的標識符與關鍵字 5.2 數據類型 5.3 AVR單片機的數據存儲空間 5.4 常量、變量及存儲方式 5.5 數組 5.6 C語言的運算 5.7 流程控制 5.8 函數 5.9 指針 5.10 結構體 5.11 共用體 5.12 中斷函數 第6章 ATMEGA16(L)的I/O端口使用 6.1 ATMEGAl6(L)的I/O端口 6.2 ATMEGAl6(L)中4組通用數字I/O端口的應用設置 6.3 ATMEGA16(L)的I/O端口使用注意事項 6.4 ATMEGAl6(L)PB口輸出實驗 6.5 8位數碼管測試 6.6 獨立式按鍵開關的使用 6.7 發光二極管的移動控制(跑馬燈實驗) 6.8 0～99數字的加減控制 6.9 4×4行列式按鍵開關的使用 第7章 ATMEGAl6(L)的中斷系統使用 7.1 ATMEGA16(L)的中斷系統 7.2 相關的中斷控制寄存器 7.3 INT1外部中斷實驗 7.4 INTO／INTl中斷計數實驗 7.5 INTO／INTl中斷嵌套實驗 7.6 2路防盜報警器實驗 7.7 低功耗睡眠模式下的按鍵中斷 7.8 4×4行列式按鍵的睡眠模式中斷喚醒設計 第8章 ATMEGAl6(L)驅動16×2點陣字符液晶模塊 8.1 16×2點陣字符液晶顯示器概述 8.2 液晶顯示器的突出優點 8.3 16×2字符型液晶顯示模塊(LCM)特性 8.4 16×2字符型液晶顯示模塊(LCM)引腳及功能 8.5 16×2字符型液晶顯示模塊(LCM)的內部結構 8.6 液晶顯示控制驅動集成電路HD44780特點 8.7 HD44780工作原理 8.8 LCD控制器指令 8.9 LCM工作時序 8.10 8位數據傳送的ATMEGAl6(L)驅動16×2點陣字符液晶模塊的子函數 8.11 8位數據傳送的16×2 LCM演示程序1 8.12 8位數據傳送的16×2 LCM演示程序2 8.13 4位數據傳送的ATMEGA16(L)驅動16×2點陣字符液晶模塊的子函數 8.14 4位數據傳送的16×2 LCM演示程序 第9章 ATMEGA16(L)的定時/計數器 9.1 預分頻器和多路選擇器 9.2 8位定時/計時器T/C0 9.3 8位定時/計數器0的寄存器 9.4 16位定時/計數器T/C1 9.5 16位定時/計數器1的寄存器 9.6 8位定時/計數器T/C2 9.7 8位T/C2的寄存器 9.8 ICC6.31A C語言編譯器安裝 9.9 定時/計數器1的計時實驗 9.10 定時/計數器0的中斷實驗 9.11 4位顯示秒表實驗 9.12 比較匹配中斷及定時溢出中斷的測試實驗 9.13 PWM測試實驗 9.14 0～5 V數字電壓調整器 9.15 定時器(計數器)0的計數實驗 9.16 定時/計數器1的輸入捕獲實驗 ......
上傳時間： 2013-07-30
上傳用戶：yepeng139
介紹了Infineon(英飛凌)公司DAVE2．O軟件的使用方法和一些需注意的要點，并按照流程編寫了一個“Infineon XC164CM”的閃燈測試程序
上傳時間： 2013-07-13
上傳用戶：牛布牛
Integrating A/D converters have two characteristics incommon. First, as the name implies, their
上傳時間： 2013-04-24
上傳用戶：matlab
隨著現代計算機技術、微電子技術的進一步結合和發展，可編程邏輯技術已成為當前電子設計領域中最具活力和發展前途的技術。通過采用FPGA/EDA技術，對通信卡的PCI接口、E1接口、外部邏輯電路進行集成，并利用目前通用計算機強大的數字信息處理能力，可大大簡化CTI硬件的設計，降低制造成本，提高系統可靠性。 據此，本論文提出了基于FPGA/EDA技術的PCI-E1接口設計方法，文中對PCI總線接口、E1接口及兩接口的互連等相關技術進行了深入分析，對各功能模塊和系統進行了VHDL建模與仿真。 同時，論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺的設計原理和基于DriverWorks的WDM驅動程序的設計方法。 本論文涉及的軟件、硬件系統已經開發、調試完成。測試結果表明：1、論文所研究的PCI接口(主/從設備)在進行配置讀/寫、I/O讀寫、存儲器讀寫及總線的猝發數據傳送等操作中，各項性能符合PCI2.3規范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式：在成幀模式下，信息的有效傳送速率為31×64Kbit/s；在不成幀的模式下，信息的有效傳送速率為2.048Mbit/s。E1輸出口各項參數符合CCITT相關規范要求。 3、論文所研究的PCI-E1接口在與現網設備、模塊的對接測試中，性能穩定。基于本論文的產品已經正式發布。國內部分廠家已對該產品進行了多方面的綜合測試，并計劃將其應用到實際的生產和研究中。 本論文對于CTI硬件的設計是一項嘗試和革新。測試和應用證明該方法行之有效，符合設計目標，具有較廣闊的應用前景。
上傳時間： 2013-04-24
上傳用戶：lixinxiang
數字存儲示波器（DSO）上世紀八十年代開始出現，由于當時它的帶寬和分辨率較低，實時性較差，沒有具備模擬示波器的某些特點，因此并沒有受到人們的重視。隨著數字電路、大規模集成電路及微處理器技術的發展，尤其是高速模/數（A/D）轉換器及半導體存儲器（RAM）的發展，數字存儲示波器的采樣速率和實時性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。 本文介紹了一款雙通道采樣速率達1GHz，分辨率為8Bits，實時帶寬為200MHz數字存儲示波器的研制。通過對具體功能和技術指標的分析，提出了FPGA＋ARM架構的技術方案。然后，本文分模塊詳細敘述了整機系統中部分模塊，包括前端高速A/D轉換器和FPGA的硬件模塊設計，數據處理模塊軟件的設計，以及DSO的GPIB擴展接口邏輯模塊的設計。 本文在分析了傳統DSO架構的基礎上，提出了本系統的設計思想和實現方案。在高速A/D選擇上，國家半導體公司2005年推出的雙通道采樣速率達500MHz高速A/D轉換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實現對單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數據緩沖單元和存儲單元，提高了系統的集成度和穩定性。其中，FPGA緩沖單元完成對不同時基情況下多通道數據的抽取，處理單元完成對數據正弦內插的計算，而DSO中其余數據處理功能包括數字濾波和FFT設計在后端的ARM內完成。DSO中常用的GPIB接口放在FPGA內集成，不僅充分利用了FPGA內豐富的邏輯資源，而且降低了整機成本，也減少了電路規模。 最后，利用ChipscopePro工具對采樣系統進行調試，并分析了數據中的壞數據產生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數據。
上傳時間： 2013-07-07
上傳用戶：asdkin
