薄膜硅電池生產線的問題 •設備投資過大 •技術升級過快 •生產工藝不成熟 •電池效率仍較低 •電池的長期壽命有待驗證(電池的穩定性仍不好)
上傳時間： 2014-12-24
上傳用戶：ruan2570406
摘要: 研究用內腔式He- Ne 激光器做光源時, 硅光電池實驗中光電檢流計讀數不穩定的現象。利用硅光電池分別觀測在不加偏振片、加上偏振片時內腔式He- Ne 激光器輸出的光強度, 得到激光經偏振片后輸出光強隨時間而變。利用共焦掃描干涉儀掃描出激光束的各個縱模, 實驗表明, 內腔式He- Ne 激光器每個縱模的偏振方向隨時間緩慢變化, 引起了實驗中輸出的光強變化。
上傳時間： 2013-11-17
上傳用戶：ArmKing88
采用射頻等離子體增強化學氣相沉積(RF2PECVD)技術制備非晶硅(a2Si)NIP 太陽能電池,其中電池的窗口層采用P 型晶化硅薄膜,電池結構為Al/ glass/ SnO2 / N(a2Si :H) / I(a2Si :H) / P(cryst2Si : H) / ITO/ Al。為了使P 型晶化硅薄膜能夠在a2Si 表面成功生長,電池制備過程中采用了H 等離子體處理a2Si 表面的方法。通過調節電池P 層和N 層厚度和H 等離子體處理a2Si 表面的時間,優化了太陽能電池的制備工藝。結果表明,使用H 等離子體處理a2Si 表面5 min ,可以在a2Si 表面獲得高電導率的P 型晶化硅薄膜,并且這種結構可以應用到電池上;當P 型晶化硅層沉積時間12. 5 min ,N 層沉積12 min ,此種結構電池特性最好,效率達6. 40 %。通過調整P 型晶化硅薄膜的結構特征,將能進一步改善電池的性能。
上傳時間： 2013-11-21
上傳用戶：wanqunsheng
石英具有非凡的機械和壓電特性, 使得從19 世紀40 年代中期以來一直作為基本的時鐘器件. 盡管在陶瓷, 硅晶和RLC電路方面有60 多年的研究, 在此之前沒有哪種材料或技術能替代石英振蕩器, 鑒于其異常的溫度穩定性和相位噪聲特性. 估計2006 年將有100億顆石英振蕩器被制造出來并放置到汽車, 數碼相機, 工業設備, 游戲設備, 寬帶設備,蜂窩電話, 以及事實上每一種數字產品當中. 石英振蕩器的制造數量比地球上的人口還要多.
上傳時間： 2013-10-17
上傳用戶：xinshou123456
硅基片上光互連技術
上傳時間： 2013-12-14
上傳用戶：ysystc699
MSP40-V1.2-CHS[1]微硅壓力傳感器。
上傳時間： 2013-11-13
上傳用戶：ddddddd
為了保證在高溫條件下，正確使用高頻硅PNP晶體管3CG120，文中對3CG120在不同溫度段的失效機理進行了研究。通過對硅PNP型晶體管3CG120進行170~340 ℃溫度范圍內序進應力加速壽命試驗，發現在170~240 ℃，240~290 ℃，以及290~340 ℃分別具有不同的失效機理，并通過分析得到了保證加速壽命試驗中與室溫相同的失效機理溫度應力范圍。
上傳時間： 2013-10-15
上傳用戶：bensonlly
本書介紹了半導體器件設計和制造中用到的有關硅的一些物質性質的主要數據和公式.
上傳時間： 2013-11-25
上傳用戶：erkuizhang
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上傳時間： 2013-11-17
上傳用戶：cjf0304
介紹了8086全硅計算機的體系架構,設計了8086全硅計算機與SD卡連接的硬件接口,并使用軟件和硬件相結合的調試方法,可快速調試驗證SD卡的功能.通過FPGA的驗證,SD卡作為8086全硅計算機的硬盤,可以簡化設計過程、縮短設計周期.
上傳時間： 2013-10-08
上傳用戶：thing20
