發(fā)光二極體(Light Emitting Diode, LED)為半導(dǎo)體發(fā)光之固態(tài)光源。它成為具省電、輕巧、壽命長、環(huán)保(不含汞)等優(yōu)點(diǎn)之新世代照明光源。目前LED已開始應(yīng)用於液晶顯示
標(biāo)簽： LED 電源 方案 驅(qū)動(dòng)器
上傳時(shí)間： 2013-04-24
上傳用戶：王慶才
本文結(jié)合中國科技大學(xué)大規(guī)模集成電路實(shí)驗(yàn)室和中國科學(xué)院上海技術(shù)物理研究所合作的星載紅外相機(jī)項(xiàng)目，為了解決紅外相機(jī)上的不同波段的紅外探測(cè)元陣列存在的非均勻性問題，對(duì)紅外焦平面探測(cè)元陣列存在的非均勻性問題展開了深入的分析和研究。 主要研究和分析了兩類算法的基本原理，重點(diǎn)研究和實(shí)現(xiàn)了定標(biāo)校正算法，通過對(duì)積分球定標(biāo)數(shù)據(jù)進(jìn)行深入的分析，將探測(cè)元分成線性探測(cè)元和非線性探測(cè)元，對(duì)線性探測(cè)元采用兩點(diǎn)校正法，對(duì)非線性探測(cè)元采用多點(diǎn)分段校正算法，在利用FPGA硬件實(shí)現(xiàn)非均勻校正時(shí)，分析設(shè)計(jì)了基于乘法運(yùn)算和加法運(yùn)算的FPGA實(shí)現(xiàn)，在基于乘加器運(yùn)算的FPGA實(shí)現(xiàn)中。設(shè)計(jì)出了乘法和加法整體運(yùn)算的乘加器，內(nèi)部采用流水線wallace樹壓縮結(jié)構(gòu)，大大加快乘法和加法的速度。
上傳時(shí)間： 2013-04-24
上傳用戶：weddps
隨著移動(dòng)終端、多媒體、Internet網(wǎng)絡(luò)、通信，圖像掃描技術(shù)的發(fā)展，以及人們對(duì)圖象分辨率，質(zhì)量要求的不斷提高，用軟件壓縮難以達(dá)到實(shí)時(shí)性要求，而且會(huì)帶來因傳輸大量原始圖象數(shù)據(jù)帶來的帶寬要求，因此采用硬件實(shí)現(xiàn)圖象壓縮已成為一種必然趨勢(shì)。而熵編碼單元作為圖像變換，量化后的處理環(huán)節(jié)，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實(shí)現(xiàn)，具有廣闊的應(yīng)用背景。本文以星載視頻圖像壓縮的硬件實(shí)現(xiàn)項(xiàng)目為背景，對(duì)熵編碼器和解碼器的硬件實(shí)現(xiàn)進(jìn)行探討，給出了并行熵編碼和解碼器的實(shí)現(xiàn)方案。熵編解碼器中的難點(diǎn)是huffman編解碼器的實(shí)現(xiàn)。在設(shè)計(jì)并行huffman編碼方案時(shí)通過改善Huffman編碼器中變長碼流向定長碼流轉(zhuǎn)換時(shí)的控制邏輯,避免了因數(shù)據(jù)處理不及時(shí)造成數(shù)據(jù)丟失的可能性，從而保證了編碼的正確性。而在實(shí)現(xiàn)并行的huffman解碼器時(shí)，解碼算法充分利用了規(guī)則化碼書帶來的碼字的單調(diào)性，及在特定長度碼字集內(nèi)碼字變化的連續(xù)性，將并行解碼由模式匹配轉(zhuǎn)換為算術(shù)運(yùn)算，提高了存儲(chǔ)器的利用率、系統(tǒng)的解碼效率和速度。在實(shí)現(xiàn)并行huffman編碼的基礎(chǔ)上，結(jié)合針對(duì)DC子帶的預(yù)測(cè)編碼，針對(duì)直流子帶的游程編碼，能夠?qū)D像壓縮系統(tǒng)中經(jīng)過DWT變換，量化，掃描后的數(shù)據(jù)進(jìn)行正確的編碼。同時(shí)，在并行huffman解碼基礎(chǔ)上的熵解碼器也可以解碼出正確的數(shù)據(jù)提供給解碼系統(tǒng)的后續(xù)反量化模塊，進(jìn)一步處理。在本文介紹的設(shè)計(jì)方案中，按照自頂向下的設(shè)計(jì)方法，對(duì)星載圖像壓縮系統(tǒng)中的熵編解碼器進(jìn)行分析，進(jìn)而進(jìn)行邏輯功能分割及模塊劃分，然后分別實(shí)現(xiàn)各子模塊，并最終完成整個(gè)系統(tǒng)。在設(shè)計(jì)過程中，用高級(jí)硬件描述語言verilogHDL進(jìn)行RTL級(jí)描述。利用了Altera公司的QuartusII開發(fā)平臺(tái)進(jìn)行設(shè)計(jì)輸入、編譯、仿真，同時(shí)還采用modelsim仿真工具和symplicity的綜合工具，驗(yàn)證了設(shè)計(jì)的正確性。通過系統(tǒng)波形仿真和下板驗(yàn)證熵編碼器最高頻率可以達(dá)到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達(dá)到2500Mbps，也能滿足性能要求。仿真驗(yàn)證的結(jié)果表明：設(shè)計(jì)能夠滿足性能要求，并具有一定的使用價(jià)值。
上傳時(shí)間： 2013-05-19
上傳用戶：吳之波123
在衛(wèi)星遙感設(shè)備中，隨著遙感技術(shù)的發(fā)展和對(duì)傳輸式觀測(cè)衛(wèi)星遙感圖像質(zhì)量要求的不斷提高，航天遙感圖像的分辨率和采樣率也越來越高，由此引起高分辨率遙感圖像數(shù)據(jù)存儲(chǔ)量和傳輸數(shù)據(jù)量的急劇增長，然而衛(wèi)星信道帶寬有限。為了盡量保持高分辨率遙感圖像所具有的信息，必須解決輸入數(shù)據(jù)碼率和傳輸信道帶寬之間的矛盾。所以星載高分辨率遙感圖像數(shù)據(jù)的高保真、實(shí)時(shí)、大壓縮比壓縮技術(shù)就成了解決這一矛盾的關(guān)鍵技術(shù)。FPGA器件為實(shí)現(xiàn)數(shù)據(jù)壓縮提供了一種壓縮算法的硬件實(shí)現(xiàn)的一個(gè)理想的平臺(tái)。FPGA器件集成度高，體積小，通過用戶編程實(shí)現(xiàn)專門應(yīng)用的功能。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開發(fā)平臺(tái)，經(jīng)過設(shè)計(jì)輸入，仿真，測(cè)試和校驗(yàn)，直到達(dá)到預(yù)期的結(jié)果，減少了開發(fā)周期。小波變換能夠適應(yīng)現(xiàn)代圖像壓縮所需要的如多分辨率、多層質(zhì)量控制等要求，在較大壓縮比下，小波圖像壓縮質(zhì)量明顯好于DCT變換，因此小波變換成為新一代壓縮標(biāo)準(zhǔn)JPEG2000的核心算法。同時(shí)，小波變換的提升算法結(jié)構(gòu)簡單，能夠?qū)崿F(xiàn)快速算法，有利于硬件實(shí)現(xiàn)，因此提升小波變換對(duì)于采用FPGA或ASIC來實(shí)現(xiàn)圖像變換來說是很好的選擇。本文針對(duì)衛(wèi)星遙感圖像的數(shù)據(jù)流，主要研究可以對(duì)衛(wèi)星圖像進(jìn)行實(shí)時(shí)二維小波變換的方案。針對(duì)提升小波變換的VLSI結(jié)構(gòu)和FPGA設(shè)計(jì)中的關(guān)鍵技術(shù)，從邊界延拓、濾波器結(jié)構(gòu)、整數(shù)小波、定點(diǎn)運(yùn)算、原位運(yùn)算等方面進(jìn)行了研究和討論，并且完成了針對(duì)衛(wèi)星遙感圖像的分塊二維9/7提升小波變換的FPGA實(shí)現(xiàn)。采用VerIlog語言對(duì)設(shè)計(jì)進(jìn)行了仿真驗(yàn)證，并將仿真結(jié)果同matlab仿真結(jié)果進(jìn)行了比較，比較結(jié)果表明該方案能實(shí)現(xiàn)對(duì)衛(wèi)星遙感圖像數(shù)據(jù)流的二維提升小波變換的功能。同時(shí)QuartusII綜合結(jié)果也表明，系統(tǒng)時(shí)鐘能夠工作在很高的頻率，可以滿足高速實(shí)時(shí)對(duì)衛(wèi)星圖像的小波變換處理。
標(biāo)簽： FPGA 提升機(jī) 二維 離散小波
上傳時(shí)間： 2013-06-15
上傳用戶：00.00
本文在充分了解并分析溫室監(jiān)控技術(shù)及其配套設(shè)施發(fā)展現(xiàn)狀的基礎(chǔ)上，結(jié)合目前對(duì)溫室作物長勢(shì)診斷技術(shù)研究的需求，試圖將嵌入式遠(yuǎn)程視頻采集技術(shù)應(yīng)用到溫室監(jiān)測(cè)中，綜合利用現(xiàn)代電子技術(shù)、視頻監(jiān)測(cè)技術(shù)、網(wǎng)絡(luò)技術(shù)，獲取溫室作物的生長狀況、肥水需求情況以及病蟲草害動(dòng)態(tài)等信息的反應(yīng)載體作物的生長圖像，為作物生產(chǎn)管理者或管理決策者提供及時(shí)準(zhǔn)確的圖像數(shù)據(jù)信息，便于采取各種管理措施。本文的主要研究內(nèi)容如下： 遠(yuǎn)程視頻監(jiān)測(cè)硬件系統(tǒng)的設(shè)計(jì)和測(cè)試。本系統(tǒng)的主控制器選用以Samsung公司的基于ARM920T內(nèi)核的微控制器S3C2410A為主控芯片的核心板，它已經(jīng)完成了最小系統(tǒng)的設(shè)計(jì)，并擴(kuò)展了存儲(chǔ)器，引出了相應(yīng)的接口；視頻獲取設(shè)備選用基于中星微zc301p處理器的北大青鳥MPC-30B USB接口攝像頭；在最小系統(tǒng)上擴(kuò)展了USB通信接口、SD卡存儲(chǔ)器接口、網(wǎng)絡(luò)通信接口、液晶顯示屏接口、以及JTAG仿真調(diào)試接口等；最后完成整個(gè)系統(tǒng)的焊接和測(cè)試。 嵌入式Windows CE．net操作系統(tǒng)的移植。針對(duì)本系統(tǒng)的特點(diǎn)對(duì)Windows CE．net操作系統(tǒng)進(jìn)行裁剪，在Microsoft Platform Builder5.0集成開發(fā)環(huán)境下，定制一個(gè)適合本系統(tǒng)需要的操作系統(tǒng)；針對(duì)本硬件系統(tǒng)的特殊性編寫相應(yīng)的系統(tǒng)啟動(dòng)引導(dǎo)程序Bootloader；最后實(shí)現(xiàn)WindowsCE．net操作系統(tǒng)的移植和調(diào)試。 遠(yuǎn)程視頻監(jiān)測(cè)軟件系統(tǒng)的設(shè)計(jì)和調(diào)試。首先給系統(tǒng)的各個(gè)外設(shè)和接口設(shè)計(jì)驅(qū)動(dòng)程序，以保證它們能夠正常工作，主要是視頻采集攝像頭驅(qū)動(dòng)程序的設(shè)計(jì)和調(diào)試；在Embedded VisualC++開發(fā)環(huán)境下，設(shè)計(jì)視頻采集、編碼壓縮、存儲(chǔ)、本地顯示和網(wǎng)絡(luò)傳輸程序，并完成整個(gè)軟件系統(tǒng)的調(diào)試。在Visual C++6.0開發(fā)環(huán)境下設(shè)計(jì)遠(yuǎn)程監(jiān)測(cè)中心PC機(jī)的應(yīng)用程序，通過網(wǎng)絡(luò)接收遠(yuǎn)程傳來的圖像信息，并加以處理，實(shí)現(xiàn)圖像信息的網(wǎng)絡(luò)遠(yuǎn)程接收、顯示、存儲(chǔ)等處理工作。 整個(gè)軟硬件系統(tǒng)聯(lián)合調(diào)試運(yùn)行結(jié)果表明，系統(tǒng)應(yīng)用于溫室作物長勢(shì)視頻圖像遠(yuǎn)程監(jiān)測(cè)是可行的，具有小巧便攜、成本低廉、能耗較低等特點(diǎn)；系統(tǒng)采集到的圖像信息基本上能夠滿足溫室作物長勢(shì)診斷研究的要求，具有一定的實(shí)用價(jià)值。
標(biāo)簽： ARM 遠(yuǎn)程 視頻監(jiān)測(cè) 系統(tǒng)研究
上傳時(shí)間： 2013-05-31
上傳用戶：t1213121
本文以星載圖像數(shù)據(jù)的壓縮與加密為背景，對(duì)CCSDS圖像壓縮算法和AES數(shù)據(jù)加密算法做了深入研究。文章的主要工作包括： (1)實(shí)現(xiàn)了CCSDS圖像壓縮算法的C程序，并且與SPIHT算法和JPEG2000算法在星載圖像壓縮領(lǐng)域做了簡單的對(duì)比； (2)對(duì)原始CCSDS圖像壓縮算法進(jìn)行了改進(jìn)。實(shí)驗(yàn)結(jié)果表明，改進(jìn)后的算法在提升算法性能的同時(shí)，降低了算法的復(fù)雜度； (3)研究了AES數(shù)據(jù)加密標(biāo)準(zhǔn)，并實(shí)現(xiàn)了該算法的C程序； (4)用VerilogHDL語言實(shí)現(xiàn)了CCSDS圖像壓縮算法和AES數(shù)據(jù)加密算法的編碼器； (5)在FPGA硬件平臺(tái)上，驗(yàn)證了這兩種算法編碼器的正確性和有效性。
上傳時(shí)間： 2013-04-24
上傳用戶：pwcsoft
從時(shí)域分析比較了ofdm和stbc與ofdm結(jié)合的性能差別-from time-domain analysis and comparison of OFDM stbc OFDM combined wi
上傳時(shí)間： 2013-06-05
上傳用戶：caozhizhi
隨著星載電子系統(tǒng)復(fù)雜度、小型化需求的提高，SoC已經(jīng)成為應(yīng)對(duì)未來星載電子系統(tǒng)設(shè)計(jì)需求的解決途徑。為了簡化設(shè)計(jì)流程并且提高部件的可重用性，在目前的SoC設(shè)計(jì)中引入了稱之為平臺(tái)的體系結(jié)構(gòu)模板，用它來描述采用已有的標(biāo)準(zhǔn)核來開發(fā)SoC的方法。在星載電子系統(tǒng)中常用部件的分類設(shè)計(jì)，最終建立一個(gè)包括多種功能部件，互連部件和處理部件的設(shè)計(jì)平臺(tái)，從而有效的提高星載電子系統(tǒng)的設(shè)計(jì)能力。在當(dāng)前NASA和ESA的空間應(yīng)用中，PCI總線廣泛作為背板總線和局部總線，有鑒于此，本研究選擇PCI總線作為星載電子系統(tǒng)設(shè)計(jì)平臺(tái)要提供的一個(gè)互連部件對(duì)其進(jìn)行設(shè)計(jì)。 針對(duì)這一需求，本論文采用自項(xiàng)向下的設(shè)計(jì)方法對(duì)PCI總線從設(shè)備控制器的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了研究，對(duì)PCI總線協(xié)議做了深刻的分析，完成了PCI總線目標(biāo)設(shè)備控制器的設(shè)計(jì)，采用Verilog HDL對(duì)其進(jìn)行了RTL級(jí)的描述。 在該課題的研究中，采用了目前集成電路設(shè)計(jì)中常見的自頂向下設(shè)計(jì)方法，使用硬件描述語言Verilog HDL對(duì)其進(jìn)行描述，重點(diǎn)分析了PCI總線設(shè)備控制器的設(shè)計(jì)。以PCI總線協(xié)議的分析和理解為基礎(chǔ)，對(duì)PCI總線設(shè)備控制器進(jìn)行了功能分析和結(jié)構(gòu)劃分。根據(jù)PCI總線設(shè)備控制器的功能和結(jié)構(gòu)劃分，對(duì)PCI總線目標(biāo)設(shè)備控制器的設(shè)計(jì)思路和各個(gè)子模塊電路的設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行了詳細(xì)的分析闡述，并且通過編寫測(cè)試激勵(lì)程序完成了功能仿真。應(yīng)用FPGA作為物理驗(yàn)證和實(shí)現(xiàn)載體，進(jìn)行了面向FPGA的電路綜合，進(jìn)行了布局布線后的時(shí)序仿真，證明所實(shí)現(xiàn)的PCI目標(biāo)設(shè)備控制器符合基本功能要求，在以上基礎(chǔ)上完成了PCI目標(biāo)設(shè)備控制器的FPGA實(shí)現(xiàn)。通過這整個(gè)論文的工作，按照設(shè)計(jì)、仿真、綜合驗(yàn)證及布局布線的步驟，完成了PCI總線目標(biāo)設(shè)備控制器IP軟核的設(shè)計(jì)。
標(biāo)簽： FPGA PCI 設(shè)備 控制器
上傳時(shí)間： 2013-06-07
上傳用戶：tccc
隨著生活水平的提高，人們對(duì)環(huán)境的要求越來越高，如何獲取實(shí)時(shí)、可靠的環(huán)境數(shù)據(jù)已經(jīng)成為一個(gè)迫在眉睫的問題，特別是在人跡罕至的地方或者危險(xiǎn)區(qū)域，傳統(tǒng)的環(huán)境監(jiān)測(cè)手段已經(jīng)無法滿足需要。無線傳感器網(wǎng)絡(luò)具有低功耗、自組織、可靠性高等優(yōu)點(diǎn)，非常適合野外環(huán)境監(jiān)測(cè)。 本文介紹了環(huán)境監(jiān)測(cè)無線傳感器網(wǎng)絡(luò)中的網(wǎng)關(guān)設(shè)計(jì)。從低功耗和可靠性出發(fā)，網(wǎng)關(guān)的ZigBee通信模塊采用CC2430，負(fù)責(zé)組建管理無線環(huán)境監(jiān)測(cè)網(wǎng)；GPRS模塊采用TC35，實(shí)現(xiàn)了環(huán)境監(jiān)測(cè)網(wǎng)絡(luò)與監(jiān)控系統(tǒng)的無線數(shù)據(jù)傳輸；主控制器采用嵌入式處理器LPC2210，通過與ZigBee模塊和GPRS模塊的通信，實(shí)現(xiàn)兩種網(wǎng)絡(luò)的協(xié)議轉(zhuǎn)換。在硬件設(shè)計(jì)方面，介紹了主控制器模塊的電源電路、串口電路、存儲(chǔ)器電路、人機(jī)交互電路、與ZigBee通信模塊的接口設(shè)計(jì)、與GPRS模塊接口設(shè)計(jì)；在軟件設(shè)計(jì)方面，提出了基于需時(shí)中斷的軟件設(shè)計(jì)方法，移植了μC/OS-II操作系統(tǒng)，設(shè)計(jì)了串口驅(qū)動(dòng)、ARM與ZigBee通信、ARM發(fā)送短消息、人機(jī)交互以及監(jiān)控中心軟件等；對(duì)ZigBee網(wǎng)絡(luò)中的組網(wǎng)、數(shù)據(jù)傳輸?shù)冗M(jìn)行了研究，設(shè)計(jì)了星型無線傳感器網(wǎng)絡(luò)，介紹了系統(tǒng)的測(cè)試情況。結(jié)果表明，星型ZigBee環(huán)境監(jiān)測(cè)網(wǎng)絡(luò)能通過GPRS網(wǎng)絡(luò)實(shí)現(xiàn)對(duì)ZigBee網(wǎng)絡(luò)的監(jiān)測(cè)，整個(gè)系統(tǒng)具有實(shí)時(shí)、可靠、低功耗、監(jiān)測(cè)范圍廣等優(yōu)點(diǎn)。
標(biāo)簽： ARM 無線 環(huán)境監(jiān)測(cè) 網(wǎng)關(guān)設(shè)計(jì)
上傳時(shí)間： 2013-06-13
上傳用戶：yuzsu
圖像處理技術(shù)是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。目前，數(shù)字圖像處理技術(shù)被廣泛應(yīng)用于航空航體、通信、醫(yī)學(xué)及工業(yè)生產(chǎn)領(lǐng)域中。圖像處理系統(tǒng)的硬件實(shí)現(xiàn)一般來講有三種方式：專用的圖像處理器件主要有專用集成芯片(Application SpecificIntegrated Circuit)、數(shù)字信號(hào)處理器(Digital Signal Process)和現(xiàn)場(chǎng)可編程門陣列(FieldProgrammable GateArray)以及相關(guān)電路組成。它們可以實(shí)時(shí)高速完成各種圖像處理算法。圖像處理中，低層的圖像預(yù)處理的數(shù)據(jù)量很大，要求處理速度快，但運(yùn)算結(jié)果相對(duì)比較簡單。相對(duì)于其他兩種系統(tǒng)，基于FPGA的圖像處理系統(tǒng)非常合適用于圖像的預(yù)處理。 本文設(shè)計(jì)了一種基于FPGA的圖像處理系統(tǒng)。它的主要功能有：對(duì)攝像頭送來的視頻數(shù)據(jù)進(jìn)行采集，并把它數(shù)字化；實(shí)現(xiàn)中值濾波和邊緣檢測(cè)這兩種圖像增強(qiáng)算法；將數(shù)字視頻信號(hào)轉(zhuǎn)換為模擬信號(hào)。 圖像處理系統(tǒng)由主處理器單元、圖像編碼單元和圖像解碼單元三部分組成。FPGA作為整個(gè)系統(tǒng)的核心器件，不僅要模擬出12C總線協(xié)議，完成視頻解碼芯片和編碼芯片的初始化；還要對(duì)視頻流同步信號(hào)提取，實(shí)現(xiàn)圖像采集控制，并將圖像信號(hào)存儲(chǔ)在SRAM中；圖像增強(qiáng)算法也是在FPGA中實(shí)現(xiàn)。采用PHILIPS公司的專用視頻解碼芯片SAA7111A將模擬視頻轉(zhuǎn)化數(shù)字視頻；視頻編碼芯片SAA7121完成數(shù)字視頻到模擬視頻的轉(zhuǎn)化。
標(biāo)簽： FPGA 圖像處理系統(tǒng)
上傳時(shí)間： 2013-07-19
上傳用戶：標(biāo)點(diǎn)符號(hào)
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
