<center id="4aoyy"></center>
2812的最小系統PCB版
標簽： 2812 最小系統
上傳時間： 2013-10-22
上傳用戶：JIEWENYU
DSP 2407 的最小系統板原理圖（PCB），可以直接拿來自己做一個，不用買開發板，設計時加個外圍擴展RAM
標簽： 2407 PCB 最小系統
上傳時間： 2013-10-19
上傳用戶：zhangyi99104144
本文設計的DSP最小系統可用于本科生參加電子設計大賽，也可對研究生的基本技能訓練起到較好的作用，為以后完成畢業論文提供DSP相關的理論。硬件是由TI公司專門為電力電子和電機控制而開發的16為定點數字信號處理芯片TMS320LF2407為核心，輔以相應的電源、時鐘、復位、和JTAG接口電路，構成了一個DSP最小系統。完成BSP最小系統的實物制作及軟件調試，通過相關實驗證明系統運作穩定可靠。
標簽： 2407 DSP 320 TMS
上傳時間： 2013-11-08
上傳用戶：hzakao
在小尺寸DSP上實現2D條形碼解碼
標簽： DSP 尺寸 條形碼 解碼
上傳時間： 2014-01-11
上傳用戶：assef
寫給小白們的FPGA入門設計實驗： 1. 寫在前面的話 2 2. Lab 1 ： LCD1602 字符顯示設計 3 2.1. 摘要 2.2. 內容 2.3. 程序 2.4. 結果（問題，解決，體會） 3. Lab 2 ： 4 位減法、加法器設計 3.1. 摘要 3.2. 內容 3.3. 程序 3.4. 結果（問題，解決，體會） 4. Lab 3 ：三位二進制乘法器設計 4.1. 摘要 4.2. 內容 4.3. 程序 4.4. 結果（問題，解決，體會） 5. Lab 4 ：序列檢測器設計 6. Lab 5 ：變模計數器設計
標簽： FPGA 設計實驗
上傳時間： 2013-11-05
上傳用戶：silenthink
CPLD最小系統設計
標簽： CPLD 最小系統 原理圖
上傳時間： 2013-12-22
上傳用戶：lifangyuan12
大容量高速實時數據存儲方案
標簽： FIFO SPI 接口 大容量
上傳時間： 2013-11-18
上傳用戶：youke111
NIOS教程1---建立一個最小系統
標簽： NIOS 教程 最小系統
上傳時間： 2013-11-07
上傳用戶：bioequ
提出了一種基于FPGA的多級小波逆變換的高速、實時的硬件解決方案。仿真驗證表明本方案能夠滿足連續輸入的數據進行實時處理的要求,并且所設計的系統具有功耗低、成本低等優點。
標簽： 多級 小波逆變換 實時系統 方案
上傳時間： 2014-12-28
上傳用戶：Zero_Zero
隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關工具的推廣使廣大設計工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠將工作重心轉移到功能實現上極大地提高了工作效率任何事務都是一分為二的有利就有弊我們發現現在越來越多的工程師不關心自己的電路實現形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導致物料成本上升更為要命的是由于不了解器件結構更不了解與器件結構緊密相關的設計技巧過分依賴綜合等工具工具不行自己也就束手無策導致問題遲遲不能解決從而嚴重影響開發周期導致開發成本急劇上升 目前我們的設計規模越來越龐大動輒上百萬門幾百萬門的電路屢見不鮮同時我們所采用的器件工藝越來越先進已經步入深亞微米時代而在對待深亞微米的器件上我們的設計方法將不可避免地發生變化要更多地關注以前很少關注的線延時我相信ASIC設計以后也會如此此時如果我們不在設計方法設計技巧上有所提高是無法面對這些龐大的基于深亞微米技術的電路設計而且現在的競爭越來越激勵從節約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能 本文從澄清一些錯誤認識開始從FPGA器件結構出發以速度路徑延時大小和面積資源占用率為主題描述在FPGA設計過程中應當注意的問題和可以采用的設計技巧本文對讀者的技能基本要求是熟悉數字電路基本知識如加法器計數器RAM等熟悉基本的同步電路設計方法熟悉HDL語言對FPGA的結構有所了解對FPGA設計流程比較了解
標簽： Xilinx FPGA 華為 高級技巧
上傳時間： 2013-11-06
上傳用戶：asdfasdfd
蟲蟲下載站版權所有 京ICP備2021023401號-1
