基于vhdl的分頻器設計，分頻器在數字系統設計中應用頻繁
標簽： vhdl 分頻器
上傳時間： 2017-03-31
上傳用戶：腳趾頭
使用matlab對基于最小錯誤率的Bayes分類器進行仿真，編寫了相應的程序，分為協方差相等和不相等兩種情況，最后畫出了三類的分界線
標簽： matlab Bayes 錯誤率 分類器
上傳時間： 2014-02-27
上傳用戶：蠢蠢66
ISP實驗分頻器源程序，用VHDL寫的，在x3s200an芯片上編譯的
標簽： ISP 實驗 分頻器 源程序
上傳時間： 2014-12-20
上傳用戶：李夢晗
N分頻器則是一個簡單的除N 計數器。分頻器對脈沖加減電路的輸出脈沖再進行N分頻，得到整個環路的輸出信號Fout。
標簽： N分頻 計數器 分頻器 減
上傳時間： 2017-05-04
上傳用戶：royzhangsz
分頻器在數字中占有很重要的地位，本文詳細解析了奇偶分頻的算法！以及小數分頻的算法！是一個難得的匯總，還有舉例供參考！
標簽： 分頻器 數字
上傳時間： 2013-12-23
上傳用戶：獨孤求源
介紹了各種分頻器的設計，VHDL描述。包括偶數分頻器，奇數分頻器，辦整數分頻器
標簽： 分頻器
上傳時間： 2017-05-18
上傳用戶：haohaoxuexi
參數化分頻器，以5為例，能很方便的擴展到參數N
標簽： 參數 分頻器
上傳時間： 2017-05-25
上傳用戶：libenshu01
半整數分頻器的實現（verilog），本文以6.5分頻為例！很實用的！
標簽： verilog 整數 分頻器
上傳時間： 2014-08-20
上傳用戶：pompey
此為EDA設計的分頻器模塊。可以實現三種不同的頻率信號，可以通過使用者自由設置頻率大小
標簽： EDA 分頻器 模塊 頻率信號
上傳時間： 2013-12-22
上傳用戶：671145514
標簽： Verilog 分頻器 N倍奇數分頻器.(Verilog) N_odd_divider.v / Verilog module N_odd_divider (
標簽： Verilog N_odd_divider module 分頻器
上傳時間： 2014-01-12
上傳用戶：nanxia
蟲蟲下載站版權所有 京ICP備2021023401號-1
