基于vhdl的分頻器設計,分頻器在數字系統設計中應用頻繁
資源簡介:基于vhdl的分頻器設計,這是源碼希望對大家有用。
上傳時間: 2014-01-25
上傳用戶:watch100
資源簡介:基于vhdl的分頻器設計,分頻器在數字系統設計中應用頻繁
上傳時間: 2017-03-31
上傳用戶:腳趾頭
資源簡介:基于FPGA的分頻器設計,已經通過了仿真(vhdl語言編寫)
上傳時間: 2013-12-14
上傳用戶:haoxiyizhong
資源簡介:該文檔為基于FPGA的分頻器的設計與實現簡介文檔,是一份很不錯的參考資料,具有較高參考價值,感興趣的可以下載看看………………
上傳時間: 2021-11-15
上傳用戶:
資源簡介:基于FPGA的分頻器,可以根據更改參數,實現不同倍數的分頻.
上傳時間: 2013-08-15
上傳用戶:llwap
資源簡介:好的分頻器設計程序,有三個,二分頻,八分頻隨便改,比較實用
上傳時間: 2016-07-15
上傳用戶:songyue1991
資源簡介:基于FPGA的分頻器,可以根據更改參數,實現不同倍數的分頻.
上傳時間: 2014-11-18
上傳用戶:songnanhua
資源簡介:該文檔為一種基于FPGA的分頻器的實現講解文檔,是一份很不錯的參考資料,具有較高參考價值,感興趣的可以下載看看………………
上傳時間: 2021-12-01
上傳用戶:
資源簡介:基于vhdl的數控分頻器設計的源代碼及仿真
上傳時間: 2016-02-11
上傳用戶:410805624
資源簡介:數控分頻器的輸出信號頻率為輸入數據的函數。用傳統的方法設計,其設計過程和電路都比較復雜,且設計成 果的可修改性和可移植性都較差。基于vhdl 的數控分頻器設計,整個過程簡單、快捷,極易修改,可移植性強。他可利用 并行預置數的加法計數器和減法計數器實現...
上傳時間: 2014-11-29
上傳用戶:1051290259
資源簡介:《分頻器設計》絕對好用的EDA實驗程序!已經通過測試。vhdl語言編寫
上傳時間: 2013-11-29
上傳用戶:star_in_rain
資源簡介:用vhdl實現的分頻器,可產生任意對主時鐘的分頻,從而是實現不同頻率pwm的控制
上傳時間: 2016-06-01
上傳用戶:6546544
資源簡介:該源碼為vhdl語言編寫的分頻器,在W-4b教學平臺上通過驗證
上傳時間: 2016-09-17
上傳用戶:erkuizhang
資源簡介:利用計數器和分頻器設計一個實時的時鐘。一共需要1個模24計數器、2個模6計數器、2個模10計數器、一個生成1Hz的分頻器和6個數碼管解碼器。最終用HEX5~HEX4顯示小時(0~23),用HEX3~HEX2顯示分鐘(0~59),用HEX1~HEX0顯示秒鐘(0~59)。
上傳時間: 2014-12-20
上傳用戶:dbs012280
資源簡介:此為EDA設計的分頻器模塊。可以實現三種不同的頻率信號,可以通過使用者自由設置頻率大小
上傳時間: 2013-12-22
上傳用戶:671145514
資源簡介:vhdl語言的高頻時鐘分頻模塊。一種新的分頻器實現方法。
上傳時間: 2017-07-21
上傳用戶:cylnpy
資源簡介:基于vhdl的導游點名器的設計這是一份非常不錯的資料,歡迎下載,希望對您有幫助!
上傳時間: 2021-12-20
上傳用戶:
資源簡介:基于vhdl的智力搶答器的設計這是一份非常不錯的資料,歡迎下載,希望對您有幫助!
上傳時間: 2021-12-20
上傳用戶:
資源簡介:數控分頻器設計:對于一個加法計數器,裝載不同的計數初始值時,會有不同頻率的溢出輸出信號。計數器溢出時,輸出‘1’電平,同時溢出時的‘1’電平反饋給計數器的輸入端作為裝載信號;否則輸出‘0’電平。
上傳時間: 2015-07-16
上傳用戶:wxhwjf
資源簡介:本文使用實例描述了在 FPGA/CPLD 上使用 vhdl 進行分頻器設 計,包括偶數分頻、非 50%占空比和 50%占空比的奇數分頻、半整數 (N+0.5)分頻、小數分頻、分數分頻以及積分分頻。所有實現均可 通過 Synplify Pro 或 FPGA 生產廠商的綜合器進行綜合,形成可...
上傳時間: 2013-12-15
上傳用戶:從此走出陰霾
資源簡介:用verilog實現了奇數和偶數不同的分頻器設計
上傳時間: 2016-07-11
上傳用戶:jhjjh
資源簡介:·卷積編碼及基于DSP的Viterbi譯碼器設計
上傳時間: 2013-04-24
上傳用戶:Jason1990
資源簡介:一個好用的整數分頻電路 保證你喜歡 能夠實現對任意整數的分頻電路設計
上傳時間: 2013-09-01
上傳用戶:909000580
資源簡介:利用Verilog_HDL實現基于FPGA的分頻方法
上傳時間: 2013-10-18
上傳用戶:feitian920
資源簡介:利用Verilog_HDL實現基于FPGA的分頻方法
上傳時間: 2013-11-20
上傳用戶:atdawn
資源簡介:一個3分頻器。可進一步改裝成實際需要的分頻器使用
上傳時間: 2014-11-28
上傳用戶:ruixue198909
資源簡介:基于CC1020的射頻modem設計文檔及源代碼,代碼使用IAR PIC16 C語言編寫的,該語言與ANSI C兼容
上傳時間: 2015-10-09
上傳用戶:lps11188
資源簡介:一個好用的整數分頻電路 保證你喜歡 能夠實現對任意整數的分頻電路設計
上傳時間: 2013-12-24
上傳用戶:熊少鋒
資源簡介:一個簡單的分頻器代碼,可以套用來作其他頻率的分頻
上傳時間: 2014-06-18
上傳用戶:330402686
資源簡介:基于vhdl的自動售貨機設計,希望對大家有點幫助
上傳時間: 2014-11-27
上傳用戶:cursor