基于VDHL的38譯碼器的實現與58分頻器的實現 FPGA主芯片：CycloneII EP2C35F672C6
標簽： CycloneII VDHL FPGA 672C
上傳時間： 2014-01-17
上傳用戶：banyou
分頻器 8分頻器 50 已經測試 可以用 代碼可更改
標簽： 分頻器 50 代碼 測試
上傳時間： 2014-01-06
上傳用戶：181992417
IP 分頻器 可以通過輸入參數而自動調整分頻數
標簽： IP 分頻器 分頻 輸入
上傳時間： 2017-08-17
上傳用戶：dyctj
5/8分頻器，實現分頻功能，受外部周期信號激勵的震蕩，其頻率恰為激勵信號頻率的純分數，都叫做分頻。
標簽： 分頻器
上傳時間： 2017-08-22
上傳用戶：zwei41
鍵控加/減計數器,將20MHz系統時鐘經分頻器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz
標簽： 100K 10K 1Hz MHz
上傳用戶：qweqweqwe
0281、低功耗10Gbs CMOS 1∶ 4 分接器
標簽：
上傳時間： 2014-04-09
上傳用戶：JGR2013
器件數據手冊專輯 120冊 2.15G計數器,分頻器,鎖存器,驅動器分冊 338頁 5.7M.pdf
上傳時間： 2014-05-05
上傳用戶：時代將軍
分頻器的設計，十分簡單好用。入門用戶的好選擇，不容錯過。
標簽： EDA VHDL 分頻
上傳時間： 2015-12-15
上傳用戶：519548978
用verilog實現了奇數和偶數不同的分頻器設計
標簽： verilog fpga 分頻器
上傳時間： 2016-07-11
上傳用戶：jhjjh
用verilog編寫的三分頻器代碼，用modelsim測試沒有問題，有問題請反饋給我
標簽： verilog 三分頻 代碼
上傳時間： 2017-02-26
上傳用戶：zhangqi
蟲蟲下載站版權所有 京ICP備2021023401號-1
