關(guān)于用觸發(fā)器構(gòu)建簡單分頻器的介紹文檔，圖文并茂，講解詳細
標簽： 觸發(fā)器 分頻器 文檔
上傳時間： 2015-09-27
上傳用戶：wang5829
人民幣智能分撿器硬件系統(tǒng)設(shè)計 人民幣智能分撿器硬件系統(tǒng)設(shè)計
標簽： 分 硬件 系統(tǒng)設(shè)計
上傳時間： 2013-12-26
上傳用戶：BOBOniu
分頻器
標簽： 分頻器
上傳時間： 2014-01-10
上傳用戶：彭玖華
《分頻器設(shè)計》絕對好用的EDA實驗程序！已經(jīng)通過測試。VHDL語言編寫
標簽： VHDL EDA 分頻器 實驗
上傳時間： 2013-11-29
上傳用戶：star_in_rain
基于FPGA的分頻器設(shè)計,已經(jīng)通過了仿真(VHDL語言編寫)
標簽： FPGA VHDL 分頻器 仿真
上傳時間： 2013-12-14
上傳用戶：haoxiyizhong
介紹了基于VHDL的可編程分頻器在波形發(fā)生器中的應(yīng)用的方法，利用這一方法， 可使波形頻率在大范圍內(nèi)變化。
標簽： VHDL 可編程分頻器 中的應(yīng)用 波形發(fā)生器
上傳時間： 2014-01-08
上傳用戶：秦莞爾w
本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計方法。其中之一可以實現(xiàn)50％的奇數(shù)分頻。利用VHDL語言編程，并用QUARTERS||4.0進行仿真，用 FPGA 芯片實現(xiàn)。 關(guān)鍵詞：半整數(shù)，可控分頻器，VHDL, FPGA
標簽： VHDL 分頻 整數(shù) 系數(shù)
上傳時間： 2015-11-27
上傳用戶：tyler
以DSP為基礎(chǔ)之?dāng)?shù)位濾波器之設(shè)計,本計劃即是利用數(shù)位訊號處理(DSP)來設(shè)計無限脈衝響應(yīng)(IIR)及有限脈衝響應(yīng)(FIR)濾波器。
標簽： DSP IIR FIR 濾波器
上傳時間： 2013-12-25
上傳用戶：kristycreasy
vhdl語言描述分頻器，實現(xiàn)2、4、8、16……分頻，經(jīng)過實踐
標簽： vhdl 語言 分頻器
上傳時間： 2013-12-30
上傳用戶：hongmo
verilog分頻器～時鐘為50hmz，波特率采用9600bps～
標簽： verilog hmz 50 分頻器
上傳時間： 2013-12-27
上傳用戶：lwwhust
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
