關于用觸發器構建簡單分頻器的介紹文檔，圖文并茂，講解詳細
資源簡介：關于用觸發器構建簡單分頻器的介紹文檔，圖文并茂，講解詳細
上傳時間： 2015-09-27
上傳用戶：wang5829
資源簡介：數控分頻器的輸出信號頻率為輸入數據的函數。用傳統的方法設計,其設計過程和電路都比較復雜,且設計成 果的可修改性和可移植性都較差。基于VHDL 的數控分頻器設計,整個過程簡單、快捷,極易修改,可移植性強。他可利用 并行預置數的加法計數器和減法計數器實現...
上傳時間： 2014-11-29
上傳用戶：1051290259
資源簡介：自己編的一個分頻器的程序模版 雖然原理很簡單，經過多次實踐很實用 被多次用在其它的程序中
上傳時間： 2015-03-20
上傳用戶：cjf0304
資源簡介：用VerilogHDL實現基于FPGA的通用分頻器的設計
上傳時間： 2013-10-28
上傳用戶：xiaoxiang
資源簡介：用VerilogHDL實現基于FPGA的通用分頻器的設計
上傳時間： 2015-01-02
上傳用戶：oooool
資源簡介：這是用VHDL語言寫的32位分頻器的程序，可直接運行，看結果，歡迎使用。多指正，交流。
上傳時間： 2015-05-11
上傳用戶：chenlong
資源簡介：本文件介紹的是用VerilogHDL語言設計分頻器和32位計數器.
上傳時間： 2013-12-15
上傳用戶：縹緲
資源簡介：用verilog編寫適中分頻器 并且還有測試程序
上傳時間： 2013-11-28
上傳用戶：dongqiangqiang
資源簡介：用verilog編寫適中分頻器 并且還有測試程序
上傳時間： 2013-12-17
上傳用戶：evil
資源簡介：電子通信系統的建模與仿真 第4章 電子線路仿真試驗 4.1 信號合并 4.2 微積分 4.3 觸發器 4.4 分頻器 4.5 使能開關 4.6 編程開關 4.7 移位寄存器 4.8 整流電路 4.9 駐波演示 4.10 超外差式接收機
上傳時間： 2016-09-06
上傳用戶：zwei41
資源簡介：本系統采用51單片機和一些用做分頻器的數字芯片，用液晶顯示頻率值。可以精確到小數點后兩位，響應時間短。
上傳時間： 2013-12-03
上傳用戶：ztj182002
資源簡介：本文介紹了兩種分頻系數為整數或半整數的可控分頻器的設計方法。其中之一可以實現50％的奇數分頻。利用VHDL語言編程，并用QUARTERS||4.0進行仿真，用 FPGA 芯片實現。 關鍵詞：半整數，可控分頻器，VHDL, FPGA
上傳時間： 2015-11-27
上傳用戶：tyler
資源簡介：數控分頻器的設計數控分頻器的功能就是當在輸入端給定不同輸入數據時，將對輸入的時鐘信號有不同的分頻比，數控分頻器就是用計數值可并行預置的加法計數器設計完成的，方法是將計數溢出位與預置數加載輸入信號相接即可。
上傳時間： 2016-10-13
上傳用戶：wangzhen1990
資源簡介：數控分頻器的設計 數控分頻器的功能就是當在輸入端給定不同輸入數據時，將對輸入的時鐘信號有不同的分頻比，例3的數控分頻器就是用計數值可并行預置的加法計數器設計完成的，方法是將計數溢出位與預置數加載輸入信號相接即可。
上傳時間： 2013-12-11
上傳用戶：黑漆漆
資源簡介：基于CPLD-FPGA的半整數分頻器的設計，用于設計EDA
上傳時間： 2013-09-03
上傳用戶：pioneer_lvbo
資源簡介：基于CPLD-FPGA的半整數分頻器的設計，用于設計EDA
上傳時間： 2015-04-09
上傳用戶：凌云御清風
資源簡介：帶分頻器的bcd計數電路設計，verilog源碼
上傳時間： 2014-01-14
上傳用戶：s363994250
資源簡介：第7章數字系統設計實例 7.1 半整數分頻器的設計 7.2 音樂發生器 7.3 2FSK/2PSK信號產生器 7.4 實用多功能電子表 7.5 交通燈控制器 7.6 數字頻率計
上傳時間： 2015-06-23
上傳用戶：tianyi223
資源簡介：本文主要介紹了50％占空比三分頻器的三種設計方法，并給出了圖形設計、VHDL設計、編譯結果和仿真結果。設計中采用EPM7064AETC44-7 CPLD，在QUARTUSⅡ4.2軟件平臺上進行。
上傳時間： 2014-01-25
上傳用戶：凌云御清風
資源簡介：任意N進制分頻器的標準VHDL代碼（原創）
上傳時間： 2013-12-25
上傳用戶：洛木卓
資源簡介：常用2、4、6及任意偶數分頻器的VHDL代碼實現（原創）
上傳時間： 2013-12-17
上傳用戶：330402686
資源簡介：常用1、3、5及任意奇數分頻器的VHDL代碼實現（原創）
上傳時間： 2013-12-26
上傳用戶：rishian
資源簡介：任意整數分頻器的vhdl源程序,放心使用. 無版權問題,歡迎copy.
上傳時間： 2016-01-28
上傳用戶：372825274
資源簡介：一個基于CPLD/FPGA的半整數分頻器的設計的文檔資料
上傳時間： 2016-07-13
上傳用戶：CHENKAI
資源簡介：半整數分頻器的設計 請不要上傳有版權爭議的內容和木馬病毒代碼
上傳時間： 2014-08-16
上傳用戶：trepb001
資源簡介：介紹了各種分頻器的設計，VHDL描述。包括偶數分頻器，奇數分頻器，辦整數分頻器
上傳時間： 2017-05-18
上傳用戶：haohaoxuexi
資源簡介：半整數分頻器的實現（verilog），本文以6.5分頻為例！很實用的！
上傳時間： 2014-08-20
上傳用戶：pompey
資源簡介：分頻器的vhdl描述，在源代碼中完成對時鐘信號CLK的2分頻,4分頻,8分頻,16分頻
上傳時間： 2014-01-16
上傳用戶：奇奇奔奔
資源簡介：基于Quartus II的數控分頻器的項目設計，實現對時鐘信號的任意進制分頻，包含了項目文件和VHDL源代碼
上傳時間： 2017-07-18
上傳用戶：yangbo69
資源簡介：基于VDHL的38譯碼器的實現與58分頻器的實現 FPGA主芯片：CycloneII EP2C35F672C6
上傳時間： 2014-01-17
上傳用戶：banyou
