<strike id="wio2c"></strike>
altera的FFT IP核的用戶手冊(cè)，介紹了如何使用ALTERA IP核生成FFT核，如何設(shè)置參數(shù)并講述了如何仿真，適用于通信方面的FPGA設(shè)計(jì)工程師，學(xué)生
標(biāo)簽： altera FFT IP核 用戶手冊(cè)
上傳時(shí)間： 2013-04-24
上傳用戶：wanqunsheng
本文是免費(fèi)的TCP/IP協(xié)議棧uIP的規(guī)范文本，英文版。
標(biāo)簽： TCP uIP IP 協(xié)議棧
上傳用戶：hrzx1234
壓縮包內(nèi)是免費(fèi)的TCP/IP協(xié)議棧uIP源碼。
上傳時(shí)間： 2013-06-25
上傳用戶：關(guān)外河山
ALTERA的spi的ip核，里面有詳細(xì)的過程歡迎下載
標(biāo)簽： fpga spi IP核
上傳用戶：z1191176801
利用FPGA的51 ，IP核實(shí)現(xiàn)與單片機(jī)和ARM的串口通信
標(biāo)簽： FPGA ARM 51 IP核
上傳時(shí)間： 2013-08-05
上傳用戶：lalaruby
異步FIFO是用來適配不同時(shí)鐘域之間的相位差和頻率飄移的重要模塊。本文設(shè)計(jì)的異步FIFO采用了格雷（GRAY）變換技術(shù)和雙端口RAM實(shí)現(xiàn)了不同時(shí)鐘域之間的數(shù)據(jù)無損傳輸。該結(jié)構(gòu)利用了GRAY變換的特點(diǎn)，使得整個(gè)系統(tǒng)可靠性高和抗干擾能力強(qiáng)，系統(tǒng)可以工作在讀寫時(shí)鐘頻率漂移達(dá)到正負(fù)300PPM的惡劣環(huán)境。并且由于采用了模塊化結(jié)構(gòu)，使得系統(tǒng)具有良好的可擴(kuò)充性。
標(biāo)簽： FIFO GRAY RAM 適配
上傳時(shí)間： 2013-08-08
上傳用戶：13817753084
在測(cè)控系統(tǒng)中用IP核實(shí)現(xiàn)DA轉(zhuǎn)換.doc
標(biāo)簽： 測(cè)控系統(tǒng) IP核 DA轉(zhuǎn)換
上傳時(shí)間： 2013-08-13
上傳用戶：13736136189
GF_2_m_域乘法器的快速設(shè)計(jì)及FPGA實(shí)現(xiàn)，對(duì)于rs編翼碼的理解和設(shè)計(jì)有幫助
標(biāo)簽： FPGA GF 乘法器
上傳時(shí)間： 2013-08-16
上傳用戶：tangsiyun
Run Pac-man Game Based on 8086/8088 FPGA IP Core
標(biāo)簽： Pac-man Based Game 8086
上傳時(shí)間： 2013-08-23
上傳用戶：JamesB
arm9_fpga2_verilog是一個(gè)可以綜合的用verilog寫的arm9的ip軟核，對(duì)學(xué)習(xí)arm和FPGA開發(fā)有幫助。
標(biāo)簽： verilog fpga arm9 arm
上傳用戶：xlcky
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="kk22i"></strike>
