亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

峰值信噪比

峰值信噪比(英語:Peaksignal-to-noiseratio,常縮寫為PSNR)是一個表示信號最大可能功率和影響它的表示精度的破壞性噪聲功率的比值的工程術語。由于許多信號都有非常寬的動態范圍,峰值信噪比常用對數分貝單位來表示。
  • 自適應濾波器算法設計及其FPGA實現

    自適應濾波器是智能天線技術中核心部分-自適應波束成形器的關鍵技術,算法的高效穩定性及硬件時鐘速率的快慢是判斷波束成形器性能優劣的主要標準。 首先選取工程領域最常用的自適應橫向LMS濾波算法作為研究對象,提出了利用最小均方誤差意義下自適應濾波器的輸出信號與主通道噪聲信號的等效關系,得到濾波器最佳自適應參數的方法。并分析了在平穩和非平穩環境噪聲下,濾波器的收斂速度、權系數穩定性、跟蹤輸入信號的能力和信噪比的改善等特性。 在分析梯度自適應格型算法的基礎上,提出利用最佳反射系數的收斂性和穩定性,得到了梯度自適應格型濾波器的定步長改進方法;并以改進的梯度自適應格型和線性組合器組成梯度自適應格型聯合處理算法,在同樣環境噪聲下,相比自適應橫向LMS算法,其各項性能指標都得到了極大地改善,而且有利于節省硬件資源。 設計了自適應橫向LMS濾波器和梯度自適應格型聯合處理濾波器的電路模型,并用馳豫超前技術對兩類濾波器進行了流水線優化。利用Altera公司的CycloneⅡ系列EP2C5T144C6芯片和多種EDA工具,完成了濾波器的FPGA硬件設計與仿真實現。并以FPGA實現的3節梯度自適應格型聯合處理器為核心,設計了一種TD-SCDMA系統的自適應波束成形器,分析表明可以很好地利用系統提供的參考信號對下行波束進行自適應成形。

    標簽: FPGA 自適應濾波器 算法設計

    上傳時間: 2013-07-16

    上傳用戶:xyipie

  • 基于FPGA的GPS中頻數字接收機

    本文進行了基于FPGA的GPS直序偽碼擴頻接收機的設計和數字化硬件實現。論文首先對GPS衛星導航定位系統進行了分析,并對與數字化接收機直接相關聯的GPS信號中頻部分結合實際系統要求進行了設計和分析,由此確定了數字化偽碼捕獲跟蹤接收機研制的具體要求,之后完成了接收機中頻數字化方案設計。同時對偽碼捕獲跟蹤后端的載波捕獲跟蹤的實現方案進行了描述和分析。最后利用EDA工具在FPGA芯片上實現了GPS數字化接收機的偽碼捕獲跟蹤。 受工作環境的制約,GPS衛星接收機系統首先表現為功率受限系統,接收機必須滿足在低信噪比條件下工作。同時接收機與衛星間高動態產生的多普勒頻率,給接收機實現快速捕獲帶來了難度。通過仿真分析,綜合了實現難度和性能兩方面因素,針對小信噪比工作條件提出了改進型的序貫偽碼捕獲實施方案。同時按照捕獲概率和時間的要求,對接收機偏壓、上、下門限、NCO增益等進行了設計和仿真分析,確定了捕獲的數字化實現方案,偽碼跟蹤采用超前滯后環方案。捕獲完成后可使本地偽碼與接收偽碼的相對誤差保持在±1/4碼元范圍內,而跟蹤環路的跟蹤范圍為±4/3碼元,保證了捕獲到跟蹤的可靠銜接,同時采用可變環路帶寬措施解決了跟蹤速度和精度的矛盾。 在數字化實現設計中,給出了詳細的數字化實現方案和分析,這樣在保證工作精度的同時盡量減少硬件資源的開銷,利用EDA工具,采用Veilog設計語言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成數字化接收機偽碼捕獲跟蹤的實現,并在其開發平臺上對數字化接收機進行了仿真驗證,在給定的工作條件下達到了設計性能和指標要求。

    標簽: FPGA GPS 中頻 數字接收機

    上傳時間: 2013-04-24

    上傳用戶:15510133306

  • RAKE接收機

    針對CDMA系統多徑衰落信道條件下采用MATLAB仿真軟件對單用戶RAKE接收機和多用戶RAKE接收機之間分別進行了仿真。并采用最大比合并、等增益合并、選擇式合并這三種合并方式進行比較。給出仿真結果及誤碼率性能參數。通過比較三種合并方式的比較得出最大合并比方式更適合RAKE接收機。通過單用戶與多用戶RAKE接收機的比較,得出RAKE接收機更適合于多用戶情況。并通過多用戶間的比較得出增多用戶對同狀態下信噪比要求增加不大。

    標簽: RAKE 接收機

    上傳時間: 2013-04-24

    上傳用戶:stewart·

  • 動態光譜數據采集與預處理

    人體血液成份的無創檢測是生物醫學領域尚未攻克的前沿課題之一,動態光譜法在理論上克服了其它檢測方法難以逾越的障礙——個體差異和測量條件對檢測結果的影響。實現動態光譜檢測,其關鍵在于采集多波長的光電容積脈搏波信號,并對其進行處理。針對動態光譜檢測中信號微弱、信噪比低、處理數據量大的特點,本文設計了基于FPGA和面陣CCD攝像頭的動態光譜數據采集與預處理系統,提高檢測精度,采集出滿足動態光譜信號提取要求的光電脈搏波;并對動態光譜頻域提取法的核心算法FFT的FPGA實現進行研究。 課題提出用高靈敏度的面陣CCD攝像頭替代常規光柵光譜儀中的光電接收器,實現對多波長的光電容積脈搏波的檢測。結合面陣CCD的二維圖像特點,采用信號累加法去除噪聲,提高信號的信噪比。 創新性的提出一種不同于以往的信號累加方法——將處于同一行的視頻信號在采樣過程中直接累加,然后再進行傳輸和存儲。不同于幀累加和異行累加,這種同行累加方式不但大大的提高了信號的信噪比,同時減小了數據的傳輸速度和傳輸量,降低了對存儲器容量的要求,改善了動態光譜信號檢測系統的性能。 針對面陣CCD攝像頭輸出的復合視頻信號的特點,設計視頻信號解調電路,得到高速、高精度的數字視頻信號和準確的視頻同步信號,用于后續的視頻信號采集與處理。 根據動態光譜信號檢測和視頻信號采集的要求,選擇可編程邏輯器件FPGA作為硬件平臺,設計并實現了基于FPGA和面陣CCD攝像頭的光電脈搏波采集與預處理系統。該系統實現了視頻信號的精確定位,通過光譜信號的高速同行累加,實現了光電脈搏波信號的高精度檢測。系統采用基于FPGA的Nios II嵌入式處理器系統,通過對其應用程序的開發,可靠的實現了數據的采集、傳輸和存儲,提高了系統的集成度,降低了開發成本。 為實現動態光譜信號的頻域提取,研究了基于FPGA的FFT實現方案,對各關鍵模塊進行設計,為動態光譜信號的進一步處理打下良好的基礎。 最后,通過實驗證明了系統數據采集的正確性和信號預處理的可行性,得到了符合動態光譜信號提取要求的脈搏波信號。

    標簽: 動態 光譜數據采集 預處理

    上傳時間: 2013-04-24

    上傳用戶:cknck

  • 激光光譜探測中快速傅里葉變換

    激光光譜探測是激光偵查、激光告警、污染物檢測等領域中采用的重要技術。通過對來襲激光的光譜特征進行識別,可以為光電對抗提供依據。本文在分析和研究現有激光光譜探測技術的基礎上,提出了通過非掃描M-Z干涉法來獲取激光信號的相干圖,并對該圖進行快速傅立葉變換,從而實時獲得激光光譜的技術。 在研究中,由M-Z干涉具形成的激光干涉條紋經CCD相機轉換后以時間序列依次輸出電信號,該時間序列的快速傅立葉變換用FPGA實現。論文依據告警系統響應時間和信噪比的要求,確定了探測器陣列的結構類型和有關參數;設計了CCD相機和FPGA的接口電路;編寫了數據傳輸和存儲模塊。 在快速傅立葉變換的實現上,首先確定了采用基2按時間抽取的方法作為實現算法;應用型號為XC3S400的FPGA芯片,依靠ISE8.1軟件開發平臺,用硬件語言編寫了精度為10位,序列長度為512點的快速傅里葉變換程序,并將所有程序成功下載到FPGA的配置芯片中。 此外,論文還設計了顯示、電壓轉換、FPGA配置電路。最后,對設計的快速傅里葉變換模塊進行了測試,將FPGA運算結果與理論計算結果進行了比較,結果表明FPGA計算結果達到應有的精度,運行速度可以滿足激光光譜的實時探測要求。

    標簽: 激光 光譜 探測 快速傅里葉變換

    上傳時間: 2013-08-04

    上傳用戶:hzy5825468

  • 基于FPGA的無線信道仿真器設計與實現

    隨著人們對無線通信需求和質量的要求越來越高,無線通信設備的研發也變得越來越復雜,系統測試在整個設備研發過程中所占的比重也越來越大。為了能夠盡快縮短研發周期,測試人員需要在實驗室模擬出無線信道的各種傳播特性,以便對所設計的系統進行調試與測試。無線信道仿真器是進行無線通信系統硬件調試與測試不可或缺的儀器之一。 本文設計的無線信道仿真器是以Clarke信道模型為參考,采用基于Jakes模型的改進算法,使用Altera公司的StratixⅡ EP2S180模擬實現了頻率選擇性衰落信道。信道仿真器實現了四根天線數據的上行接收,每根天線由八條可分辨路徑,每條可分辨路徑由64個反射體構成,每根天線可分辨路徑和反射體的數目可以獨立配置。通過對每個反射體初始角度和初始相位的設置,并且保證反射體的角度和相位是均勻分布的隨機數,可以使得同一條路徑不同反射體之間的非相關特性,得到的多徑傳播信道是一個離散的廣義平穩非相關散射模型(WSSUS)。無線信道仿真器模擬了上行數據傳輸環境,上行數據由后臺產生后儲存在單板上的SDRAM中。啟動測試之后,上行數據在CPU的控制下通過信道仿真器,然后送達基帶處理板解調,最后測試數據的誤碼率和誤塊率,從而分析基站的上行接收性能。 首先,本文研究了3GPP TS 25.141協議中對通信設備測試的要求和無線信道自身的特點,完成了對無線信道仿真器系統設計方案的吸收和修改。 其次,針對FPGA內部資源結構,研究了信道仿真器FPGA實現過程中的困難和資源的消耗,進行了模塊劃分。主要完成了時延模塊、瑞利衰落模塊、背板接口模塊等的RTL級代碼的開發、仿真、綜合和板上調試;完成了FPGA和后臺軟件的聯合調試;完成了兩天線到四天線的改版工作,使FPGA內部的工作頻率翻了一倍,大幅降低了FPGA資源的消耗。 最后,在完成無線信道仿真器的硬件設計之后,對無線信道仿真器的測試根據3GPP TS 25.141 V6.13.0協議中的要求進行,即在數據誤塊率(BLER)一定的情況下,對不同信道傳播環境和不同傳輸業務下的信噪比(Eb/No)進行測試,單天線和多天線的測試結果符合協議中規定的信噪比(Eb/No)的要求。

    標簽: FPGA 無線信道 仿真器

    上傳時間: 2013-04-24

    上傳用戶:小楊高1

  • FPGA技術的微弱GPS信號實時處理

    普通GPS接收機在特殊環境下,如在高樓林立的城市中心,林木遮擋的森林公路,特別是在隧道和室內環境的情況下,由于衛星信號非常微弱,載噪比(Carrier Noise Ratio,C/No)通常都在34dB-Hz以下,很難有效捕獲到衛星信號,導致無法正常定位。惡劣條件下的定位有廣闊的發展和應用前景,特別是在交通事故、火災和地震等極端環境下,快速準確定位當事者所處位置對于降低事態損失和營救受傷者是極為重要的。歐美和日本等發達國家也都制定了相應的提高惡劣條件下高靈敏度定位能力的發展政策。而高靈敏度GPS接收機定位的關鍵在于GPS微弱信號的處理。 本課題的主要研究內容是針對GPS微弱信號改進處理方法。針對傳統GPS接收機信號捕獲中的串行搜索方法提出了基于批處理的微弱信號捕獲方法,來提高低信噪比情況下微弱信號的捕獲能力,實現快速高靈敏度的準確捕獲;針對捕獲微弱信號處理大量數據導致的運算量激增,運用雙塊零拓展(Double Block Zero Padding,DBZP)處理方法減少運算量同時縮短捕獲時間。針對傳統GPS接收機延遲鎖相環跟蹤算法提出了基于卡爾曼濾波的新型捕獲算法,減小延遲鎖相環失鎖造成的信號跟蹤丟失概率,來提高惡劣環境下低信噪比信號的跟蹤能力,實現微弱信號的連續可靠跟蹤。通過提高GPS微弱信號的捕獲與跟蹤能力,進而使GPS接收機在惡劣環境下衛星信號微弱時能夠實現較好的定位與導航。 通過擬合GPS接收機實際接收到的原始數據,構造出不同載噪比的數字信號,分別對提出的針對微弱信號的捕獲與跟蹤算法進行仿真比較驗證,結果表明,對接收機后端信號處理部分作出的算法改進使得GPS接收機可以更好的處理微弱信號,并且具有較高的靈敏度和精度。文章同時針對提出的數據處理特征使用FPGA技術對算法主要的數據處理部分進行了初步的構架實現并進行了板級驗證,結果表明,利用FPGA技術可以較好的實現算法的數據處理功能。文章最后給出了結論,通過提出的基于批處理和基于DBZP方法的捕獲算法以及基于卡爾曼濾波的信號跟蹤算法,可以有效地解決微弱GPS信號處理的難題,進而實現微弱信號環境下的定位與導航。

    標簽: FPGA GPS 信號實時處理

    上傳時間: 2013-04-24

    上傳用戶:變形金剛

  • ChenMobius通信系統的FPGA硬件實現

    自上個世紀九十年代以來,我國著名學者、現中國科學院院士、清華大學陳難先教授等人使用無窮級數的Mobius反演公式解決了一系列重要的物理學中的逆問題,開創了應用、推廣數論中的Mobius變換解決物理學中各種逆問題的巧妙方法,其工作在1990年當時就得到了世界著名的《NATURE》雜志的高度評價。 華僑大學蘇武潯教授等則把Mobius變換的方法應用于幾種常用波形(包括周期矩形脈沖,奇偶對稱方波和三角波等)的傅立葉級數的逆變換運算,得到正、余弦函數及一般周期信號的各種常用波形的信號展開;并求得了與各種常用波形信號函數族相正交的函數族,以用于各展開系數的計算與信息的解調;而后把它們應用到通信系統中,提出了一種新的通信系統,即新型Chen-Mobius通信系統。 本文主要完成了兩個方面的工作,Chen-Mobius多路通信系統的FPGA硬件設計實現和基于Chen-Mobius變換的語音加密雙工通信系統的實現。首先,利用嵌入MATLAB\SIMULINK中的DSPBuilder軟件對Chen-Mobius多路(四路和八路)通信系統進行仿真分析,對該系統在不同信噪比情況下的錯誤概率進行了計算,并繪出了信噪比-錯誤概率曲線;其次,利用DSPBuilder中的Signalcompiler將Chen-Mobius多路通信系統的主體模塊(函數及積分器的產生等)轉化成HDL硬件語言,后在QuartusⅡ軟件平臺上,結合利用VHDL編程的硬件程序模塊(分頻、延時、控制模塊等)構架完整的Chen-Mobius通信系統,并對此系統設計綜合、引腳分配、仿真驗證、時序分析等;最后,在Altera公司的Stratix 芯片上,實現硬件的編程和下載,從而完成了Chen-Mobius多路通信系統的FPGA硬件實現。 另外,利用Chen-Mobius單路通信系統的調制、解調系統分別對語音信號進行加密與解密,在兩塊DE2的FPGA開發板上成功實現了基于Chen-Mobius變換的語音加密雙工通信。完成本設計意義重大,它為今后Chen-Mobius通信系統應用于通信領域的各個方面,邁開堅實的一步。

    標簽: ChenMobius FPGA 通信系統 硬件實現

    上傳時間: 2013-07-24

    上傳用戶:xaijhqx

  • 可重構24bit音頻過采樣DAC的FPGA

    基于過采樣和∑-△噪聲整形技術的DAC能夠可靠地把數字信號轉換為高精度的模擬信號(大于等于16位)。采用這一架構進行數模轉換具有諸多優點,例如極低的失配噪聲和更高的可靠性,便于實現嵌入式集成等,最重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量,音頻轉換,汽車電子等領域有著廣泛的應用價值。 本文采用∑-△結構以FPGA方式實現了一個具有高精度的數模轉換器,在24比特的輸入信號下,達到了約150dB的信噪比。作為一個靈活的音頻DAC實現方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理,接受并轉換采樣率為32/44.1/48/88.2/96/192kHz,字長為16/18/20/24比特的PCM數據,具備良好的兼容性和通用性。 由于非線性和不穩定性的存在,高階∑-△調制器的設計與實現存在較大的難度。本文綜合大量文獻中的經驗原則和方法,闡述了穩定的高階高精度調制器的設計流程;并據此設計了達到24bit精度和滿量程輸入范圍的的5階128倍調制器。本文創新性地提出了∑-△調制器的一種高效率流水線實現結構。分析表明,與其他常見的∑-△調制器實現結構相比,本方案具有結構簡單、運算單元少等優點;此外在同樣信號采樣率下,調制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯組成,可以達到最高128倍的過采樣比,同時具有良好的通帶和阻帶特性。在半帶濾波器的設計中采用了CSD編碼,使結構得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結構,讓使用者能夠方便地控制過采樣比和調制器階數。通過積分梳狀濾波器的配置,能夠獲得32/64/128倍的不同過采樣比,從而實現對于32~192kHz多種采樣率輸入的處理。在不同輸入字長情況下,通過調制器的重構,則可以將調制器由高精度的5階模式改變為功耗更低的3階模式,滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創新之處。 目前,該過采樣DAC已經在XilinxVirtexⅡ系列FPGA器件下得到硬件實現和驗證。測試表明,對于從32kHz到192kHz的不同輸入信號,該DAC模塊輸出1比特碼流的帶內信噪比均能滿足24比特數據轉換應用的分辨率要求。

    標簽: FPGA bit DAC 24

    上傳時間: 2013-07-08

    上傳用戶:從此走出陰霾

  • 基于FPGA的ADC并行測試方法研究

    高性能ADC產品的出現,給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化,減少了單個ADC的平均測試時間,從而降低ADC測試成本。本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上,總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法,并對2個ADC在不同樣本數條件下進行并行測試。    本研究通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統,完成了音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent33220A任意信號發生器提供模擬激勵信號,共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道,并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊,并行地實現了ADC參數的評估算法。在樣本數分別為128和4096的實驗條件下,對WM8731L片內2個被測.ADC并行地進行參數評估,被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明,通過在FPGA內配置2個獨立的參數計算模塊,可并行地實現對2個相同ADC的參數評估,減小單個ADC的平均測試時間。FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制,就可實現多個被測ADC在同一時刻并行地被評估,配置靈活?;贔PGA的ADC并行測試方法易于實現,具有可行性,但由于噪聲的影響,測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。

    標簽: FPGA ADC 并行測試 方法研究

    上傳時間: 2013-06-07

    上傳用戶:gps6888

主站蜘蛛池模板: 叙永县| 阿尔山市| 陕西省| 铜梁县| 剑河县| 枣庄市| 桃园市| 普兰店市| 岳西县| 思南县| 台北县| 石渠县| 敦化市| 新乡县| 延庆县| 马尔康县| 徐汇区| 石景山区| 闵行区| 溧阳市| 柳江县| 昌平区| 二连浩特市| 广安市| 临颍县| 海宁市| 东台市| 麟游县| 得荣县| 西乌珠穆沁旗| 鄂托克旗| 五家渠市| 乌恰县| 子长县| 芜湖县| 哈巴河县| 阳东县| 桑植县| 元氏县| 樟树市| 景泰县|