為滿足能譜分析中多道脈沖幅度分析器A/D轉換的要求，設計了一種高速脈沖峰值保持電路。以高速電壓比較器LM311、采樣/保持芯片LF398作為主要器件，具有幅度判別、波形采樣、峰值保持、電荷泄放等功能，結構簡單，易于調試。實驗表明：對于高速脈沖信號，該電路可以較好地甄別峰值并保持，性能可靠，響應速度快，誤差小于1%。
標簽： 高速脈沖 峰值保持電路
上傳時間： 2013-11-17
上傳用戶：saharawalker
usb短信貓
標簽： GSM 短信 貓
上傳時間： 2013-11-07
上傳用戶：旭521
部分傳輸序列（PTS）方法通過選擇合適的相位序列以降低信號峰值出現的概率，該方法不會使信號發生畸變。但是傳統的 PTS 技術計算復雜度非常大，需遍歷所有可選的相位因子，其計算量隨分割子序列數按指數增長。本文提出了一種正倒二叉樹多層相位序列方法，該方法通過對稱的樹形搜索，搜索出最優的相位序列。仿真結果表明，該方法大大降低系統的復雜度，同時 PAPR 得到更好地抑制。
標簽： OFDM PTS 峰均比
上傳時間： 2013-11-10
上傳用戶：zjf3110
設計一種基于GPRS 和51 單片機的彩信報警系統。利用單片機技術、帶彩信協議GPRS 無線通信模塊、圖像捕獲和圖像壓縮編碼功能模塊，實現原理圖設計到電路板設計開發。
標簽： 彩信報警 系統方案
上傳用戶：china97wan
Verilog_實現任意占空比、任意分頻的方法
標簽： Verilog 分頻
上傳時間： 2013-11-20
上傳用戶：ccxzzhm
伺服舵機作為基本的輸出執行機構廣泛應用于 遙控航模以及人形機器人的控制中。舵機是一種位 置伺服的驅動器，其控制信號是PWM信號.，利 用占空比的變化改變舵機的位置，也可使用FPGA、 模擬電路、單片機來產生舵機的控制信號舊。應 用模擬電路產生PWM信號，應用的元器件較多， 會增加電路的復雜程度；若用單片機產生PWM信 號，當信號路數較少時單片機能滿足要求，但當 PWM信號多于4路時，由于單片機指令是順序執 行的，會產生較大的延遲，從而使PWM信號波形 不穩，導致舵機發生顫振。
標簽： FPGA 多功能 多路 舵機
上傳用戶：cjh1129
設計工程師通常在FPGA上實現FIFO(先進先出寄存器)的時候，都會使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對性變差，某些情況下會變得不方便或者將增加硬件成本。此時，需要進行自行FIFO設計。本文提供了一種基于信元的FIFO設計方法以供設計者在適當的時候選用。這種方法也適合于不定長包的處理。
標簽： FPGA FIFO 信元 設計方法
上傳時間： 2013-11-05
上傳用戶：ch3ch2oh
本文將接續介紹電源與功率電路基板，以及數字電路基板導線設計。寬帶與高頻電路基板導線設計a.輸入阻抗1MHz，平滑性(flatness)50MHz 的OP增幅器電路基板圖26 是由FET 輸入的高速OP 增幅器OPA656 構成的高輸入阻抗OP 增幅電路，它的gain取決于R1、R2，本電路圖的電路定數為2 倍。此外為改善平滑性特別追加設置可以加大噪訊gain，抑制gain-頻率特性高頻領域時峰值的R3。圖26 高輸入阻抗的寬帶OP增幅電路圖27 是高輸入阻抗OP 增幅器的電路基板圖案。降低高速OP 增幅器反相輸入端子與接地之間的浮游容量非常重要，所以本電路的浮游容量設計目標低于0.5pF。如果上述部位附著大浮游容量的話，會成為高頻領域的頻率特性產生峰值的原因，嚴重時頻率甚至會因為feedback 阻抗與浮游容量，造成feedback 信號的位相延遲，最后導致頻率特性產生波動現象。此外高輸入阻抗OP 增幅器輸入部位的浮游容量也逐漸成為問題，圖27 的電路基板圖案的非反相輸入端子部位無full ground設計，如果有外部噪訊干擾之虞時，接地可設計成網格狀(mesh)。圖28 是根據圖26 制成的OP 增幅器Gain－頻率特性測試結果，由圖可知即使接近50MHz頻率特性非常平滑，-3dB cutoff頻率大約是133MHz。
標簽： PCB
上傳時間： 2013-11-09
上傳用戶：z754970244
原創國產信捷PLC 自動剪板機程序
標簽： PLC 國產 信捷 自動剪板機
上傳時間： 2013-12-03
上傳用戶：561596
信捷指令全集
標簽： 信捷 指令
上傳時間： 2015-01-02
上傳用戶：cuiyashuo
蟲蟲下載站版權所有 京ICP備2021023401號-1
